AMD Nieuwsdiscussietopic - Deel 38

[Verwijderd]

DaniëlWW2 schreef op vrijdag 16 november 2018 @ 11:54:
Verder vraag ik me af waarom AMD precies voorbij de 8c moet gaan?

Voor mensen die niet de CPU kopen voor gaming maar voor andere software, voor longevity, om voldoende extra waarde te bieden t.o.v. Intel, om software te pushen om meer kernen te gebruiken (want Intel zal proberen om hierin mee te gaan), omdat je je product stack naar boven toe kan uitbreiden (met een 3800X die je voor meer winst kan verkopen en die heus wel verkocht zal worden) en omdat het qua vermogen goed te doen is. Heeft AMD niet al minstens de laatste 10-15 jaar gespeculeerd dat de software vanzelf wel volgt als de hardware meer kernen bevat? Juist met zoveel kernen maakt AMD het Intel moeilijk want hoe groter het aantal kernen hoe minder competitief Intel is en bij het overschakelen naar mutli-die CPU's zal Intel beginnen met een achterstand.

"kosten fors opdrijven": als er meer waarde is dan kan je het voor een hogere prijs verkopen en het hangt ook maar af van hoe AMD het uitvoert. Als ze bijvoorbeeld beschadigde stukjes die niet goed genoeg zijn voor Epyc en TR gebruiken dan kan het reuze meevallen met de kosten hoewel de yields inderdaad goed genoeg zouden moeten zijn dat dit wellicht onvoldoende is. Als ze aparte dies met 6 kernen per CCX gebruiken dan valt het reuze mee met de kosten: dan zit je op ongeveer 3/4de van het oppervlakte waardoor je minstens voor 50% de hogere kosten per vierkante micrometer voor TSMC 7 nm. zou compenseren. De extra kosten zitten dan in het maken van de mask.

"Meerdere goed geïnformeerde mensen" hebben WCCFTech laten weten dat Ryzen 3 "12 tot 16 kernen" zou bevatten "maar waarschijnlijk niet meer dan 12". Als WCCFTech er nu vaak naast had gezeten dan zou ik dit met een hele grove korrel zout nemen maar WCCFTech heeft bij Ryzen tot nu toe altijd gelijk gekregen bij alles wat ze lekten over Zen en dat zijn inmiddels aardig wat leaks. Ik ken hun reputatie maar ik ga af op hun track record voor Zen, die is best wel goed.

[ Voor 16% gewijzigd door Verwijderd op 16-11-2018 14:17 ]

[DaniëlWW2]

enchion schreef op vrijdag 16 november 2018 @ 12:32:
[...]


Geen yieldprobleem, maar wel extra winst. Zeker voor APU kunnen de halfwerkende Ryzen chiplets gebruikt worden.

Buiten het feit dat de 3 chips variant minder fouttolerant is dan de 4 chip variant.

Ook met 7nm+, 7nm++ en 7nm# mbt TDP het makkelijker uitbreiden is als de layout opzich niet meer gewijzigd hoeft te worden.

Maar dan kom je weer uit bij het probleem van ruimte op je AM4 substraat. De I/O chip moet dan ook twee uitgangen hebben waardoor die ook groter moet worden en de economische meerwaarde voor AMD is er niet. AMD kan een 8c chiplet verkopen in Epyc, TR en Ryzen. De APU's gaan nog goedkoper zijn dan menig Ryzen CPU, en die hebben dan ook nog eens een extra I/O chip nodig en een GPU chiplet.

Verder weten we nu eigenlijk al bijna een jaar dat Picasso op 12nm geproduceerd zal worden. Dat is al tijden geleden gelekt. Het zou ook een logische stap zijn omdat de APU's primair gericht zijn op laptops, en 4c/8t+11CU is meer dan voldoende en te koelen door een redelijk basale laptop.

Een 8c APU is een niche product. Doe je dat, zet er dan een fatsoenlijke GPU bij met GDDR6 of HBM2 en maak er een high-end SoC van. Dat is zeker de toekomst, maar het is niet waar AMD nu op inzet met hun APU's.

Verwijderd schreef op vrijdag 16 november 2018 @ 14:06:
[...]

Voor mensen die niet de CPU kopen voor gaming maar voor andere software, voor longevity, om voldoende extra waarde te bieden t.o.v. Intel, om software te pushen om meer kernen te gebruiken (want Intel zal proberen om hierin mee te gaan), omdat je je product stack naar boven toe kan uitbreiden (met een 3800X die je voor meer winst kan verkopen en die heus wel verkocht zal worden) en omdat het qua vermogen goed te doen is.

Dan kopen ze maar een TR systeem. AMD is geen liefdadigheidsorganisatie die maar extreme producten moet ontwikkelen verkopen voor bodemprijzen. Zo gaan ze juist failliet...

[Verwijderd]

De APU's lopen een generatie achter, dat was bij RR al en dat is nu blijkaar weer, die Picasso Ridge zegt nog niets over de Zen2-APU's. Voor Picasso Ridge zou ik niet verwachten dat er veel verandert: een iets beter werkende CPU, dezelfde graphics (misschien een kleine tweak). Net zo saai als Ryzen2 vs. Ryzen1, een leuk winstje maar niet spectaculair of verrassend.

DaniëlWW2 schreef op vrijdag 16 november 2018 @ 14:17:
Dan kopen ze maar een TR systeem.

Dan ga je ook een veel duurder moederbord moeten kopen.

AMD is geen liefdadigheidsorganisatie die maar extreme producten moet ontwikkelen verkopen voor bodemprijzen. Zo gaan ze juist failliet...

Ja, maar AMD doet het niet uit liefdadigheid, net als dat AMD niet uit liefdadigheid de prijzen van Ryzen1 en TR1 zo sterk verlaagde naar pak hem beet €600 voor de 1950X en <<€185 (nu te koop bij Megekko voor dat bedrag, daar zitten nog flink wat extra kosten in voor retail, distributie, belassting, transport) voor de 1700X. AMD heeft een zeer agressief prijzenbeleid omdat ze koste wat het kost hun marktaandeel willen vergroten maar ze gaan niet voorbij het punt dat ze geen winst maken met die producten.
Als je jaarlijks je marktaandeel met 5-10% doet toenemen en je tegelijkertijd niet minder winst maakt per product dan stijgt je winst ook jaarlijks.

Je kan het ook zo bekijken: met een marktaandeel wat van 1% naar 2% gaat met dezelfde winst per product (even versimplificeren met slechts 1 product, het gaat om het principe) krijg je 200% van de winst. Als je marktaandeel 40% is en je gaat naar 41%...
Nu het marktaandeel zo laag is levert het hogere marktaandeel misschien zelfs wel meer winst op dan wanneer ze de winstmarges verhogen. Uiteraard moet je dan wel correct inschatten wat het evenwicht is tussen marktaandeelverhoging en prijsverschil: zou bij een €20 hogere prijs het marktaandeel net zo sterk toenemen? Dat is voor een deel gokken, vermoedelijk huurt AMD een marketingbedrijf in die aan grote groepen mensen vraagt welke CPU ze zouden kiezen bij welke prijzen en welke performance en bepaalt AMD op die manier de prijzen. Zelfs het moederbedrijf van Tweakers laat zulke onderzoekjes uitvoeren door een marketing-bedrijf.

Ik vermoed dat AMD op een bepaald moment ook hogere winstmarges gaat kiezen op het moment dat het marktaandeel voldoende is toegenomen en de software-support voldoende is verbeterd maar nu levert het AMD waarschijnlijk meer op als ze met een agressief prijsbeleid (maar met winst per verkocht product!) het marktaandeel sterk doen toenemen. Wanneer voldoende mensen een AMD-CPU gebruiken dan zal Adobe misschien eindelijk eens leren hoe je software optimaliseert, gaat MS eindelijk eens de threadscheduling van Windows verbeteren (zie Linux vs. Windows testen van Phoronix en Hardware Unboxed en Wendell zijn verhaal over core0), gaan engines beter worden geoptimaliseerd voor Zen...=> meer waarde van het product => hogere winstmarge mogelijk

Ik ben het echter met jou eens dat momenteel 16 kernen in het modale desktop-segment waanzin zou zijn, ook omdat die geheugenkanalen en memorycontroller dit niet aankunnen. Daarom verwacht ik dat ze met aparte dies (6 of 4 kernen) komen voor de Ryzen3-CPU's en APU's, ook omdat dies met 8 kernen voor APU's niet echt handig zou zijn. Wat is de markt voor een entry-level APU die 8 kernen bevat? Hoe gebruik je dat voor laptops?

[ Voor 14% gewijzigd door Verwijderd op 16-11-2018 14:41 ]

[Help!!!!]

DaniëlWW2 schreef op vrijdag 16 november 2018 @ 11:54:
[...]
Waarom dit niet? Nou omdat die chip met 2x 8c, een GPU en een I/O chip echt heel erg duur zal worden waardoor niemand die zal willen aanschaffen als APU. Verder kan het ook een absolute vlammenwerper zijn. De 9900K is er niks bij.

Verder vraag ik me af waarom AMD precies voorbij de 8c moet gaan? Hoeveel programma's hebben jullie die wat hebben aan 8c/16t? Buiten professionele noodzaak of zeer enthousiast level thuisgebruik is er werkelijk geen reden om meer dan 8c/16t te wensen. Die extra cores drijven de kostprijs alleen maar fors op en gaan een barrière vormen als je de chip overclocked.

We weten dat er 8 core chiplets gebruikt worden voor Epyc. Maar klopt het dat jij het dus waarschijnlijk acht dat AMD nu voor Zen 2 in afwijking van Zen 1 een andere strategie gaat voeren en voor honderden miljoenen een extra mask (en extra kosten validatie, respins etc) voor een 6c chiplet gaat maken die dan voor Ryzen gebruikt gaat worden.

Het gebruik van een 8 core chiplet betekent niet dat ze ook altijd allemaal ingeschakeld zullen zijn.
Daarnaast is een 8 core chiplet met een paar uitgeschakelde cores mogelijk een betere (over)klokker dan een 6 core chiplet volledig ingeschakeld.

DaniëlWW2 schreef op vrijdag 16 november 2018 @ 12:27:
[...]


De Zen 2 chiplet is 70-75mm² ish. Apple haar A12 Bionic chip die ze in iPhone's stoppen is nog groter. Die is namelijk 83,27mm².
https://en.wikichip.org/wiki/apple/ax/a12

Welke yieldproblemen moet AMD dus precies hebben met een 8c chiplet? Ik heb eens een wafer calculator opgezocht en wat getallen ingevuld.

-10,5mm lang
-7mm breed
-Defect Density (0.5/sq.cm) (rampzalige yields dus)
https://caly-technologies.com/die-yield-calculator/

[Afbeelding]

Natuurlijk is dit grof geschat, maar het zou toch duidelijk moeten zijn dat AMD richting de 800 8c chiplets per wafer kan produceren. Zelfs als het 7nm productieproces van TSMC zuigt, zullen ze nog 500+ per wafer moeten kunnen halen. Er is geen yieldprobleem. AMD kan het nog moeilijk gaan krijgen om genoeg hexacores te krijgen als het een beetje meezit.

Een apple chip is geen amd chip en de node is nieuw. AMD heeft aangegeven dat hun 7nm proces veelbelovend is en eerste samples etc zien er goed uit. Ik denk dat dat betekent dat het goed is voor een nieuw proces. Er zullen vast nog zat chiplets bij zitten die defecten hebben of andere issues. Het lijkt me wel heel bijzonder als AMD op een nieuw ingewikkeld 7nm proces al vrijwel perfecte yields zou hebben.

Daarnaast gaat binning/yields niet alleen over (deel) defecten maar ook over frequencies, stroomverbruik etc. Er zal nog vast zat te Binnen zijn komend jaar/jaren.

NB:
Het gebruik van 8 core chiplets betekent niet dat ook alle cores geactiveerd worden in Ryzen/APU.

Het zijn twee verschillende discussies: 1) Welke bouwstenen worden gebruikt en 2) Hoeveel daarvan wordt geactiveerd.

[DaniëlWW2]

Help!!!! schreef op vrijdag 16 november 2018 @ 15:06:
[...]

We weten dat er 8 core chiplets gebruikt worden voor Epyc. Maar klopt het dat jij het dus waarschijnlijk acht dat AMD nu voor Zen 2 in afwijking van Zen 1 een andere strategie gaat voeren en voor honderden miljoenen een extra mask (en extra kosten validatie, respins etc) voor een 6c chiplet gaat maken die dan voor Ryzen gebruikt gaat worden.

Het gebruik van een 8 core chiplet betekent niet dat ze ook altijd allemaal ingeschakeld zullen zijn.
Daarnaast is een 8 core chiplet met een paar uitgeschakelde cores mogelijk een betere overklokker dan een 6 core chiplet volledig ingeschakeld.

Nee, ik denk dat AMD voor enkele tientallen miljoenen een mask voor Picasso laat maken bij GoFlo, op 12nm. Of Picasso Zen+ of Zen 2 cores heeft, laat ik in het midden. Een 7nm APU verwacht ik pas in 2020 als TSMC, EUV toepast voor een aantal kritieke lagen van een chip. Die APU zou ook zomaar al een "Next Gen" GPU kunnen hebben.

Een apple chip is geen amd chip en de node is nieuw. AMD heeft aangegeven dat hun 7nm proces veelbelovend is en eerste samples etc zien er goed uit. Ik denk dat dat betekent dat het goed is voor een nieuw proces. Er zullen vast nog zat chiplets bij zitten die defecten hebben of andere issues. Het lijkt me wel heel bijzonder als AMD op een nieuw ingewikkeld 7nm proces al vrijwel perfecte yields zou hebben.

Daarnaast gaat binning/yields niet alleen over (deel) defecten maar ook over frequencies, stroomverbruik etc. Er zal nog vast zat te Binnen zijn komend jaar/jaren.

NB:
Het gebruik van 8 core chiplets betekent niet dat ook alle cores geactiveerd worden in Ryzen/APU.

Het zijn twee verschillende discussies: 1) Welke bouwstenen worden gebruikt en 2) Hoeveel daarvan wordt geactiveerd.

Apple laat hun A12 chips ook produceren bij TSMC. Het is exact hetzelfde productieproces.
Als Apple als launchcustomer, chips van iets meer dan 80mm² laat produceren bij TSMC, dan mag je er redelijkerwijs vanuit gaan dat AMD een halfjaar later geen problemen zal hebben met iets kleinere chiplets.

Verder producteert AMD geen traditionele chips meer op 7nm. Ze produceren chiplets die weinig meer zijn dan een core en L3 cache. We weten ook dat AMD eigenlijk geen chips met uitgeschakelde L3 cache verkoopt. Voor Ryzen 1000 had je er nog een paar, maar voor Ryzen 2000 zijn ze er niet. Het is 16MB die werkt of AMD gooit de chip weg.

Voor Zen 2 gaan we naar 32MB L3. Aardige kans dat AMD daar weer elke chiplet weggooit waar een deel van de L3 cache niet werkt. Vervolgens kan je een defect hebben in een core. Dan kan je er een hexacore van maken. Heb je iets ernstigers dan een core kapot, dan kan AMD waarschijnlijk die chiplet ook weggooien. Zeker niet elke chip met een defect, kan je dus redden.

Vervolgens bestaat er een bepaald ratio voor defecten, uitgemeten in oppervlakte. Over het algemeen wordt er gestreefd naar een dichtheid van defecten van 0.3/sq.cm om de meeste chips op commerciële basis te produceren. 0.3 is dan ook maar een startpunt, want ze willen natuurlijk veel lager.

---

Ik had opzettelijk 0.5/sq.cm geselecteert om te demonstreren dat AMD de traditionele regels omtrent yield simpelweg kan gaan negeren met chiplets. Ter demonstratie:

14x14mm chip (196mm²) met 0.5/sq.cm defect density.


Meer dan de helft is kapot. Een deel kan je nog redden door cores uit te zetten, maar dan kan je alsnog de helft weggooien. Pak ik weer die van Zen 2 erbij waar zelfs een waardeloze 0.5/sq.cm nog steeds 70% yield oplevert.


AMD gaat zo extreem veel functionerende chiplets uit een 7nm wafer halen, dat defecten nauwelijks pijn doen. Juist omdat die chiplets zo klein zijn, is er ook weinig noodzaak om elke chip te redden. Verder kan een defect in een chiplet al snel fataal zijn omdat een relatief groot gedeelte van de chiplet gewoon moet werken omdat de chip anders onbruikbaar is.

---

Ik voorzie AMD dus veel 8c chiplets downgraden naar 6c en verkopen als Ryzen 5 3600(X). Bijvoorbeeld chips waar een core net even wat minder lekker boost. Ze zullen zeker niet kapot zijn, maar ze zullen niet zo perfect zijn als een Ryzen 7, laat staan een TR of Epyc. Dit is ook geen ander scenario dan Zen of Zen+. AMD verkoopt nu waarschijnlijk al heel wat volledig functionele Zen chips met cores uitgeschakeld. Er duiken ook regelmatig partijen chips op waar AMD vergeten is om de cores uit te schakelen. Het verschil is dat je ze nu niet meer kan activeren. Dat kon met de Phenoms's bijvoorbeeld nog wel.

[Verwijderd]

Er duiken ook regelmatig partijen chips op waar AMD vergeten is om de cores uit te schakelen.

Geluksvogels.

[XWB]

DaniëlWW2 schreef op vrijdag 16 november 2018 @ 16:38:
[...]

Voor Ryzen 1000 had je er nog een paar, maar voor Ryzen 2000 zijn ze er niet. Het is 16MB die werkt of AMD gooit de chip weg

Behalve de 2300X en 2500X dan, alhoewel die maar één CCX hebben.

[Verwijderd]

AdoredTV zijn speculatie over Ryzen3.

In het kort:
- Jim zit op dezelfde lijn als @Help!!!!. Dezelfde delen gebruiken voor Ryzen als voor Epyc, een kwart eraf knippen voor Ryzen, een sterke binning...
Ook al zijn de yields goed, de sterke binning maken het de moeite waard om voor alles (op de APU's na, die heeft hij niet besproken) dezelfde delen te gebruiken. Hij verwijst ook naar meerdere opmerkingen over de modulaire opbouw van MP.
- Hij leidt de toegenomen performance af uit Vega 7 nm. vs. Vega GF 14 nm. (waarom hadden wij dat nog niet gedaan? ) en uit die nieuwe supercomputer met Epyc in Duitsland: 20% hogere klokfrequentie t.o.v. Ryzen1: 4.4 GHz. base.
- Voor de 'IPC'-toename is hij erg conservatief: slechts 10%, hoewel hij 15% ook realistisch vindt.
- Ook hij gaat uit van 2 chiplets maar hij speculeert dat de delen met 16C het TR-label zouden kunnen krijgen maar wel in het socket van een AM4-moederbord gestop kunnen worden (met een wat minder goede performance dan de gewone TR-CPU's).

Verder speculeert hij nog wat over de opbouw (afstand, latency, hoe de cache wordt gebruikt).

Conclusie: Intel wordt vanuit technisch perspectief verslagen voor servers (duh) en laptops maar voor de desktop, die volgens hem de slechtste delen zal krijgen (eens), en specifiek gaming is het "too close to call". Dit is met die 10% 'IPC'-toename en een veronderstelling dat beste delen misschien een boost van 5.0 GHz. hebben.

Mijn gedachte. Ik verwacht een percentage wat dichter bij de 15% ligt voor de 'IPC'-toename. We weten dat Ryzen2 bij dezelfde klokfrequentie bij single-core een achterstand heeft van <4% (3,7 uit mijn hoofd) maar een iets grotere voorsprong heeft op multicore.Met 10% IPC-toename zou je al in staat moeten zijn om single core de 8700(k) te verslaan als het 5,0 GHz. klokt
Maar ja, die extra latency wanneer iets van de ene CCX naar de andere hopt...

Help!!!! schreef op vrijdag 16 november 2018 @ 15:06:
Het gebruik van een 8 core chiplet betekent niet dat ze ook altijd allemaal ingeschakeld zullen zijn.
Daarnaast is een 8 core chiplet met een paar uitgeschakelde cores mogelijk een betere overklokker dan een 6 core chiplet volledig ingeschakeld.

Mogelijk, het hangt ervan af hoeveel verschillen je hebt op zo'n klein stuk oppervlakte bij het maken van de chips. Ik weet dat het bij RAM vooral veel verschil maakt voor de kwaliteit of dat het in het centrum of aan de rand ligt, het lijkt me een redelijk vermoeden dat dit dan ook voor CPU's en GPU's geldt.

AMD heeft aangegeven dat hun 7nm proces veelbelovend is en eerste samples etc zien er goed uit. Ik denk dat dat betekent dat het goed is voor een nieuw proces.

Dat was ook mijn interpretatie: yields en de v/f-relatie.

Het zijn twee verschillende discussies: 1) Welke bouwstenen worden gebruikt en 2) Hoeveel daarvan wordt geactiveerd.

Ja. Wanneer je twee zulke door elkaar lopende discussie hebt dan is het het beste om ze te scheiden.
• Hoeveel kernen verwachten wij? Ik verwacht respectievelijk 8, 10 en 12 kernen voor de 3600, 3700 en 3800 (uitbreiding productstack en daarmee meer winst en meer aantrekkelijke producten in de high-end
• Welke bouwstenen? Het probleem met 8C-dies is dat je wel heel erg veel moet weggooien als de yields zo goed zijn als dat Charlie denkt. Het probleem met 6C-dies is dat je een extra mask moet maken (ik weet niet of dat dat inderdaad tientallen miljoenen $ zou kosten als het zoveel lijkt op wat ze al hebben).

[ Voor 37% gewijzigd door Verwijderd op 17-11-2018 11:57 ]

[Countess]

Ik ben heel erg benieuwd naar wat zen2 zal brengen naar de desktop. dat het voor servers en data centers niks minder als een revolutie gaat zijn is duidelijk. het chiplet design is dat uitermate schikt voor, en je kan daar alle voordelen van chipsets maximaal benutten.

Maar voor de desktop zal het verhaal denk ik toch wat minder spectacular zijn. Als ze ook op de desktop chipsets met I/O die gaan gebruiken dan maak ik me toch wel een beetje zorgen om de memory latency. Die van AMD was al niet de aller beste, en met een off-die verbinding ertussen gaat dat echt niet beter worden.

Dat AMD ook duidelijk zei, 'overall latency' in de Epyc Rome presentatie is denk ik toch wel een teken dat de latency naar een off-die memory controller gewoon minder gunstig zal zijn in vergelijking met een on-die controller. Prima voor servers natuurlijk, die zullen er waarschijnlijk weinig last van hebben in veruit de meeste taken. maar op de desktop zou dat toch best wel eens meer negative gevolgen kunnen hebben.

De grotere L3 cache en eventuele L4 cache in de I/O die zou daar bij kunnen helpen, maar als zen 2 een zwakte gaat hebben op de desktop dan zal het hoogst waarschijnlijk die memory latency zijn.

Maar het kan ook zomaar nog een normale chips met on-die controller worden voor de desktop natuurlijk.

[Gelunox]

Mis ik iets? ik zie nl nog wel redelijk wat vrije ruimte op de substraat die iedereen links laat liggen

[Verwijderd]

Countess schreef op zaterdag 17 november 2018 @ 21:50:
Ik ben heel erg benieuwd naar wat zen2 zal brengen naar de desktop. dat het voor servers en data centers niks minder als een revolutie gaat zijn is duidelijk. het chiplet design is dat uitermate schikt voor, en je kan daar alle voordelen van chipsets maximaal benutten.

Maar voor de desktop zal het verhaal denk ik toch wat minder spectacular zijn. Als ze ook op de desktop chipsets met I/O die gaan gebruiken dan maak ik me toch wel een beetje zorgen om de memory latency. Die van AMD was al niet de aller beste, en met een off-die verbinding ertussen gaat dat echt niet beter worden.

Dat AMD ook duidelijk zei, 'overall latency' in de Epyc Rome presentatie is denk ik toch wel een teken dat de latency naar een off-die memory controller gewoon minder gunstig zal zijn in vergelijking met een on-die controller. Prima voor servers natuurlijk, die zullen er waarschijnlijk weinig last van hebben in veruit de meeste taken. maar op de desktop zou dat toch best wel eens meer negative gevolgen kunnen hebben.

De grotere L3 cache en eventuele L4 cache in de I/O die zou daar bij kunnen helpen, maar als zen 2 een zwakte gaat hebben op de desktop dan zal het hoogst waarschijnlijk die memory latency zijn.

Maar het kan ook zomaar nog een normale chips met on-die controller worden voor de desktop natuurlijk.

Een aparte mask maken voor >10 miljoen chips is best te verantwoorden, nietwaar?

[NomadTitan]

ik zie veel discussie over het aantal cores voor ryzen 3. Met het bovenstaande discussie kunnen we in ieder geval vaststellen dat de yields goed zullen zijn, en dan ook veel chiplets geschikt om ook daadwerkelijk 8 cores te benutten. Met het gegeven dat AMD momenteel erg ambitieus en agressief is, waarom zouden er dan 12 core chips uitkomen?

Het lijkt mij in ieder geval niet aannemelijk dat AMD van al deze chiplets 2 cores gaat uitschakelen? Het past niet bij het huidige beeld van AMD om zich dan in te houden. Als de yields goed zijn wat let ze dan om 16 cores mainstream te maken?
Wellicht dat chips gaan zien met grotere verschillen kwa clockspeeds? En dat AMD op deze wijze zijn productportfolio differentieert.

Door in te houden maakt AMD het Intel alleen maar makkelijker.

[ Voor 9% gewijzigd door NomadTitan op 18-11-2018 13:39 ]

[NitroX infinity]

Nu ik die concepts van Ryzen 3 zo zie ben ik er meer van overtuigd dat we 4 CCX modules gaan zien op Ryzen 3;



Genoeg ruimte lijkt me zo en dan de volgende configs;

2x1+2x0 (2c/4t)
4x1 (4c/8t)
2x2+2x1 (6c/12t)
4x2 (8c/16t)

Heel misschien ook nog 10 en 12 cores (2x3+2x2 & 4x3) maar wanneer een CCX 4 functionele cores heeft of meer, dan zien we die verdwijnen in Threadripper en Epyc.

Edit; sterker nog, ik denk dat de CCX'en niet eens 90 graden gedraaid hoeven te worden ten opzichte van de I/O hub nu ik er nog eens naar kijk.

[ Voor 13% gewijzigd door NitroX infinity op 18-11-2018 14:25 ]

[maratropa]

Dit gaat zowaar lijken op een workstation Epyc:

EPYC Processor Product Extension

Expanding on the growing adoption of AMD EPYC processors, AMD is announcing the new high-frequency AMD EPYC 7371 processor. Made for workloads that benefit from higher frequency, like electronic design automation, high-frequency trading and HPC, the AMD EPYC 7371 provides 16 cores and 32 threads at a 3.1 GHz base frequency, with a 3.6GHz all core boost frequency and a 3.8GHz max boost frequency for eight cores. It will be available for partners and customers in Q1 2019.

[raymondw]

Mooie VDI cpu, tesla p40's erbij
Evt nog wat DB workload

[-The_Mask-]

NitroX infinity schreef op zondag 18 november 2018 @ 14:23:
Nu ik die concepts van Ryzen 3 zo zie ben ik er meer van overtuigd dat we 4 CCX modules gaan zien op Ryzen 3;

Veel te hoge latency dit design. Zoiets is funest voor veel applicaties die je gebruikt met een desktop chip.

[NitroX infinity]

-The_Mask- schreef op zondag 18 november 2018 @ 17:41:
[...]

Veel te hoge latency dit design. Zoiets is funest voor veel applicaties die je gebruikt met een desktop chip.

Ik zie niet in dat ze het wel anders doen, ze lopen dan gewoon teveel geld mis.

Stel een 64c Epyc gaat €4500 kosten. Dat is €500 per CCX module en €500 voor de rest.

Verkopen ze een 8c CCX module in Ryzen voor €350 dan lopen ze per module €150 mis.

Hoeveel chips zullen ze wel niet verkopen voor de reguliere desktop? 10 miljoen? Dan loopt AMD wel even 1,5 miljard Euro's mis. Dat is geen kattepis hoor, zekers niet voor AMD.

Hebben ze twee modules per Ryzen met elk 4 cores actief dan zullen ze nog veel geld mislopen.

[Countess]

Verwijderd schreef op zondag 18 november 2018 @ 12:44:
Een aparte mask maken voor >10 miljoen chips is best te verantwoorden, nietwaar?

Zonder twijfel. Maar dat betekend wel dat de chip zelf beduidend groter word. En aangezien 7nm nog flink duurder is kan dat een rede zijn om dat niet te doen.

Het zal liggen aan hoeveel van het niet-core die oppervlakte ook daadwerkelijk naar de I/O die verplaatst kan worden.

[Help!!!!]

NitroX infinity schreef op zondag 18 november 2018 @ 18:02:
[...]

Ik zie niet in dat ze het wel anders doen, ze lopen dan gewoon teveel geld mis.

Stel een 64c Epyc gaat €4500 kosten. Dat is €500 per CCX module en €500 voor de rest.

Verkopen ze een 8c CCX module in Ryzen voor €350 dan lopen ze per module €150 mis.

Hoeveel chips zullen ze wel niet verkopen voor de reguliere desktop? 10 miljoen? Dan loopt AMD wel even 1,5 miljard Euro's mis. Dat is geen kattepis hoor, zekers niet voor AMD.

Hebben ze twee modules per Ryzen met elk 4 cores actief dan zullen ze nog veel geld mislopen.

Volgens de pricewatch kost een Epyc 7601 met 32 cores E4.5k. 32 cores = 8 CCX'en en dus E562 per CCX.

Een 2700X heeft 2 CCX'en en zou dus zou volgens jouw calculatie eigenlijk E1.1k moeten kosten.
Hij kost echter E325 dus E162 per CCX. AMD gooit conform jouw analogie nu dus ook al E562-162= 400 per CCX weg.

Epyc en Ryzen zijn qua prijsstelling niet vergelijkbaar, het zijn heel verschillende markten. Het schaalt niet linear.

[-The_Mask-]

NitroX infinity schreef op zondag 18 november 2018 @ 18:02:
[...]

Ik zie niet in dat ze het wel anders doen, ze lopen dan gewoon teveel geld mis.

Stel een 64c Epyc gaat €4500 kosten. Dat is €500 per CCX module en €500 voor de rest.

Verkopen ze een 8c CCX module in Ryzen voor €350 dan lopen ze per module €150 mis.

Hoeveel chips zullen ze wel niet verkopen voor de reguliere desktop? 10 miljoen? Dan loopt AMD wel even 1,5 miljard Euro's mis. Dat is geen kattepis hoor, zekers niet voor AMD.

Stel dat dat zou kloppen. Dan zullen ze dit nooit gaan doen, dit kost simpelweg veel meer geld. Je hebt hier 5 dies waarbij er vier op 7nm geproduceerd worden. Waarbij je ook nog eens heel veel latency tussen de I/O chip en de chips onderling. Dit gaat ten koste van de prestaties waardoor je de chips goedkoper in de markt moet zetten. Je hebt met dit concept dus en dure CPU's en veel prestatieverlies waardoor je ze goedkoop in de markt moet zetten. Zeg maar zoals Bulldozer, prestaties hiervan waren ook te laag waardoor ook die goedkoop in de markt gezet moest worden.

[ Voor 11% gewijzigd door -The_Mask- op 18-11-2018 19:31 ]

[DaniëlWW2]

Countess schreef op zaterdag 17 november 2018 @ 21:50:
Ik ben heel erg benieuwd naar wat zen2 zal brengen naar de desktop. dat het voor servers en data centers niks minder als een revolutie gaat zijn is duidelijk. het chiplet design is dat uitermate schikt voor, en je kan daar alle voordelen van chipsets maximaal benutten.

Maar voor de desktop zal het verhaal denk ik toch wat minder spectacular zijn. Als ze ook op de desktop chipsets met I/O die gaan gebruiken dan maak ik me toch wel een beetje zorgen om de memory latency. Die van AMD was al niet de aller beste, en met een off-die verbinding ertussen gaat dat echt niet beter worden.

Dat AMD ook duidelijk zei, 'overall latency' in de Epyc Rome presentatie is denk ik toch wel een teken dat de latency naar een off-die memory controller gewoon minder gunstig zal zijn in vergelijking met een on-die controller. Prima voor servers natuurlijk, die zullen er waarschijnlijk weinig last van hebben in veruit de meeste taken. maar op de desktop zou dat toch best wel eens meer negative gevolgen kunnen hebben.

De grotere L3 cache en eventuele L4 cache in de I/O die zou daar bij kunnen helpen, maar als zen 2 een zwakte gaat hebben op de desktop dan zal het hoogst waarschijnlijk die memory latency zijn.

Maar het kan ook zomaar nog een normale chips met on-die controller worden voor de desktop natuurlijk.

Nog meer redenen waarom ik een 8c chiplet en een I/O chip vermoed.
We hebben de zeer sterke vermoedens dat een Zen core behoorlijk L3 gevoelig is en een cache mis voor prestatieproblemen zorgt. Eencore vraagt bij een L3 mis namelijk L3 aan via IF, naar de andere CCX, en dat geeft een flinke penalty. Extreem snelle RAM verlaagt IF latency hits en laat vaak opzienbarende prestatiesprong zien. Zo ontstaan die vermoedens dus weer.

Voor Rome voorzie ik asynchrone latency tussen de chiplets. Het zal niet helpen, maar ik zie Rome alsnog Skylake-X matchen of verslaan in de meeste workloads. Skylake-X heeft ook zo haar eigen latency problemen voor de cores in het midden van de chip. Het is onvermijdelijk dat je met zoveel cores, geen uniforme latency naar I/O kan behouden.

Voor Ryzen 3000 betwijfel ik eigenlijk of het een enorm probleem gaat zijn met een 8c chiplet en een I/O chip ernaast. We weten van Rome dat AMD de chiplets kan verbinden zonder interposer. Het gaat direct via de substraat. De vraag is hoe snel de verbinding is. De chiplet en I/O naast elkaar plaatsen op een AM4 substraat zal al moeten helpen met latency. Verder speculeer ik openlijk over de vraag of de impact wel zo groot gaat zijn.

We weten dat Intel ook al jaren spreekt over hun EMIB. Ryzen 3000 zal niet anders zijn dan EMIB, behalve dat AMD de interposer laag eruit haalt. Ik heb moeite om te zien hoe de extra latency tussen de chiplet en I/O chip voor een groter probleem zorgt dat de latency tussen I/O chip --> substraat --> socket --> moederbord --> RAM. Idem voor commando's aan de CPU die vanuit een opslagapparaat komen. Ik voorzie dat de latency van het moederbord alleen als dusdanig veel groter zal zijn dat de latency van de substraat geen wezenlijke impact heeft.

Ga je naar een model met meerdere chiplets, dan krijg je opeens te maken met die chiplets die via de substraat en I/O chip met elkaar moeten kunnen communiceren. Dat is intercore communicatie en die zie ik wel extreem negatieve prestaties opleveren. Voor Rome mag je redelijkerwijs vanuit gaan dat de workloads, thread aware zijn. Ik verwacht ook dat al die chiplets aparte NUMA nodes zijn. Anders zie ik Rome zeer erratische presteren. Voor Ryzen 3000 heb je de luxe van thread aware workloads en NUMA nodes waarschijnlijk niet, en dan voorzie ik problemen. Ik vermoed dat AMD deze ook heeft voorzien, aangezien ze Zen na twee jaar eigenlijk al helemaal op de schop hebben genomen. Een totaal andere integratie van hun MCM concept, FPU verdubbeld en 2x L3 cache is niet niks voor een gloednieuwe CPU architectuur.

---

edit: Probleem twee is natuurlijk kosten per chip.
Ryzen is een €150-€400 productlijn. Nu hebben we geen "2800X", maar die "3800X" zie ik wel verschijnen voor minstens €350+. Prijstechnisch gaat het alleen nog wat worden met Zen 2. Het gaat om 70-75mm² chiplets met 8 Zen cores met meer hardware en 2x L3 cache. Het probleem is dat een 7nm wafer, AMD waarschijnlijk het dubbele kost als een 14nm wafer bij GoFlo. Quadpatterning vs. double patterning gaat daar wel voor zorgen. Komt nog eens bij dat Zen op 14nm LPP een chip met twaalf lagen metaal is. Voor 7nm gaat AMD dat niet volhouden omdat je anders problemen met quantum tunneling en lekstroom krijgt. De vinnen van de transistoren zullen smaller en hoger moeten, en dat betekent extra lagen metaal aanbrengen. Dus extra productiekosten en grotere kans op fouten.

Zet daar de I/O chip nog eens bij en dan ga ik er eigenlijk al vanuit dat Zen 2 duurder zal zijn om te produceren dan Zen 1/Zen+. Extreem goede yields van de chiplets en I/O chip zouden het verschil misschien nog kunnen reduceren, maar goedkoper dan Zen 1 verwacht ik niet. Een Ryzen 3000 met twee chiplets zie ik dan ook een zeer dure aangelegenheid zijn voor AMD. Dergelijke chips zou ik niet voor minder dan €400 verwachten. Dan zou ik het helemaal laten en meer dan 8c lekker naar TR dirigeren.

[ Voor 13% gewijzigd door DaniëlWW2 op 18-11-2018 20:13 ]

[Verwijderd]

Countess schreef op zondag 18 november 2018 @ 19:03:
[...]


Zonder twijfel. Maar dat betekend wel dat de chip zelf beduidend groter word. En aangezien 7nm nog flink duurder is kan dat een rede zijn om dat niet te doen.

Het zal liggen aan hoeveel van het niet-core die oppervlakte ook daadwerkelijk naar de I/O die verplaatst kan worden.

Ik verwacht geen monolithische chip, in ieder geval geen monolithische chip met meer dan 8 CU's. Als we nu even naar de plannen van RTG kijken, zij zouden eerst met een Navi12 GPU met slechts 40 CU's komen en daarna pas met de grotere Navi. Dat kan ook te maken hebben met dat het een nieuwe architectuur is maar het zou ook te maken kunnen hebben met dat AMD en TSMC inschatten dat de yields nog te laag gaan zijn voor een grotere node. De die-size van een RX 480 is ongeveer 232 m², een Navi12 zou dan bij een 50% grootte van TSMC 7 nm. in vergelijking met GF 14 nm. (AMD's eigen woorden bij die Epyc-presentatie, al zal dat waarschijnlijk een grove afronding zijn ) rond de (40/36)*0.5*232 = 104 m² groot worden als je veronderstelt dat een CU (ongeveer) even groot blijft bij de nieuwe architectuur. Ryzen1/2 heeft een oppervlakte van 213mm², Ryzen3 zou bij 16 kernen ongeveer hetzelfde oppervlakte hebben (2 keer zoveel kernen, 2 keer zoveel L3). Een chiplet met 8 kernen en daarin de rest verwerkt zal uitkomen op ongeveer de helft hiervan, ongeveer net zo groot als een Navi12-GPU die niet veel later komt (eind s1 of begin s2 2019).

Naar verluidt zou AMD de memorycontroller flink hebben verbeterd en AMD zelf gaf aan ook de IF verbeterd te hebben. Aangezien de latency over die IF vooral afhangt van de klokfrequentie waarmee de RAM werkt is het onzeker of dat de snelheid van data-overdracht over minder dan 1 milimeter elektrisch geleidend materiaal (koper?) extra vertraging geeft. Helaas heeft AMD nooit uitgelegd waarom de klokfrequentie van de IF gekoppeld is aan die van de RAM.
Op deze foto kan je duidelijk zien hoe klein de afstanden tussen de chiplets zijn.
https://www.pcper.com/fil...EPYC%20Rome%20Zen%202.jpg
Het probleem zal vooral zijn als heel de breedte van die I/O chiplet overbrugd moet worden. De helft van de breedte van die I/O chiplet is ongeveer zo breed als 1 CCX-chiplet. Hoe groot zou dat zijn? Ongeveer 5 mm?
Een goed startpunt om de extra latency van die 5 mm. te schatten is door te bekijken hoe groot die zou zijn voor PCIe 3.0 waarvan de technische whitepaper openbaar is.

Help!!!! schreef op zondag 18 november 2018 @ 19:12:
[...]

Volgens de pricewatch kost een Epyc 7601 met 32 cores E4.5k. 32 cores = 8 CCX'en en dus E562 per CCX.

Een 2700X heeft 2 CCX'en en zou dus zou volgens jouw calculatie eigenlijk E1.1k moeten kosten.
Hij kost echter E325 dus E162 per CCX. AMD gooit conform jouw analogie nu dus ook al E562-162= 400 per CCX weg.

Epyc en Ryzen zijn qua prijsstelling niet vergelijkbaar, het zijn heel verschillende markten. Het schaalt niet linear.

@NitroX infinity
Bovendien betaal je maar relatief weinig voor productiekosten en betaal je vooral voor R&D, bedrijfskosten, marketing, PR
Chiplets met 4 kernen zou mij niet verbazen. Waarom? Laptops, daarin wil je geen chiplets met 8 kernen om het vermogen zo laag mogelijk te houden.
Je kan dan 3 van die chiplets op Ryzen3 plaatsen en 4 op Ryzen4 (groeiruimte). Alternatief kan het ook dat ze kiezen voor chiplets met 8 kernen en een aparte APU voor laptops.

NomadTitan schreef op zondag 18 november 2018 @ 13:37:
Met het gegeven dat AMD momenteel erg ambitieus en agressief is, waarom zouden er dan 12 core chips uitkomen?

Omdat meer dan 12 kernen ook de performance negatief kan beïnvloeden als de bandbreedte van de geheugenkanalen te laag is.

[ Voor 221% gewijzigd door Verwijderd op 18-11-2018 20:32 ]

[NomadTitan]

Verwijderd schreef op zondag 18 november 2018 @ 20:05:

Omdat meer dan 12 kernen ook de performance negatief kan beïnvloeden als de bandbreedte van de geheugenkanalen te laag is.

Ik snap je idee wel, maar zoveel moet het niet uitmaken denk ik? De chip blijft symetrisch, 2 chiplets voor desktop (16core) lijkt me wel voor de hand liggend.
Kan geen argumentatie bedenken waarom AMD zich juist nu zou inhouden en zelfs goede ccx'en gaat laseren en er 6 core chiplets van maakt.

[Verwijderd]

NomadTitan schreef op zondag 18 november 2018 @ 20:31:
[...]


Ik snap je idee wel, maar zoveel moet het niet uitmaken denk ik? De chip blijft symetrisch, 2 chiplets voor desktop (16core) lijkt me wel voor de hand liggend.
Kan geen argumentatie bedenken waarom AMD zich juist nu zou inhouden en zelfs goede ccx'en gaat laseren en er 6 core chiplets van maakt.

Ik ben het met jou eens dat AMD zich niet gaat inhouden, het is een kwestie van wat er technisch mogelijk is en wat het gaat kosten. AMD wil bovenal marktaandeel veroveren en AMD heeft keer op keer de prijzen veel lager gemaakt en meer gegeven dan wat bijna iedereen voor mogelijk hield. Dit durf ik te voorspellen: we krijgen chiplets met 4, 6 of 8 kernen voor Ryzen en in totaal komen er minstens 12 kernen beschikbaar op het Ryzen platform, voor laptops maken ze aparte APU's die ook voor entry-level desktops (OEM-bakjes, HTPC) zullen worden verkocht. Voor de rest laat ik me verrassen.

[NomadTitan]

Verwijderd schreef op zondag 18 november 2018 @ 20:36:
[...]

Ik ben het met jou eens dat AMD zich niet gaat inhouden, het is een kwestie van wat er technisch mogelijk is en wat het gaat kosten. AMD wil bovenal marktaandeel veroveren en AMD heeft keer op keer de prijzen veel lager gemaakt en meer gegeven dan wat bijna iedereen voor mogelijk hield. Dit durf ik te voorspellen: we krijgen chiplets met 4, 6 of 8 kernen voor Ryzen en in totaal komen er minstens 12 kernen beschikbaar op het Ryzen platform, voor laptops maken ze aparte APU's die ook voor entry-level desktops (OEM-bakjes, HTPC) zullen worden verkocht. Voor de rest laat ik me verrassen.

Ik durf inderdaad wel te veronderstellen dat als er 12 cores komen dat dit voor de laagste ryzen cpu's gaat komen. Ik denk eigenlijk wel dat AMD 16 cores als mainsteam wil gaan marketen en wellicht 20 voor enthousiast (ryzen x3700 oid) ?

[Verwijderd]

NomadTitan schreef op zondag 18 november 2018 @ 20:38:
[...]


Ik durf inderdaad wel te veronderstellen dat als er 12 cores komen dat dit voor de laagste ryzen cpu's gaat komen. Ik denk eigenlijk wel dat AMD 16 cores als mainsteam wil gaan marketen en wellicht 20 voor enthousiast (ryzen x3700 oid) ?

Ik denk dat AMD:
- Een aantrekkelijker product wil bieden door meer kernen te bieden dan Intel met een vergelijkbare single-core performance (het zal niet veel schelen met 13-15% 'iPC'-verbetering en pak hem beet 4,5-4,7 GHz. wat haalbaar lijkt te zijn aangezien 4.5 GHz. al is geklokt).
- Meer kernen wil blijven bieden, voor nu in ieder geval, om Intel te pushen dat ook te doen en developers te pushen om software fatsoenlijk te multithreaden. Voor spellen houdt dit in dat Vulkan of DX12 wordt gebruikt. AMD weet dat Intel niet meekan met dat aantal kernen: monolithisch is dat niet mogelijk en als Intel ook met multi-die CPU's begint dan hebben ze aanvankelijk een achterstand.
- Ook met een 3800X en misschien ook wel een 3900X komt (misschien!). Op deze manier kunnen ze hun winstmarges verhogen, zonder iets te beperken bij de bestaande twee segmenten (*600 en *700) kan je wat extra's bieden met een gezonde marge erboven en niemand zal er over klagen terwijl genoeg mensen het kopen. Win/win (AMD/klant).

[Help!!!!]

Verwijderd schreef op zondag 18 november 2018 @ 20:05:
[...]

Chiplets met 4 kernen zou mij niet verbazen. Waarom? Laptops, daarin wil je geen chiplets met 8 kernen om het vermogen zo laag mogelijk te houden.
Je kan dan 3 van die chiplets op Ryzen3 plaatsen en 4 op Ryzen4 (groeiruimte). Alternatief kan het ook dat ze kiezen voor chiplets met 8 kernen en een aparte APU voor laptops.

Maar dan moet AMD een apart design maken voor Epyc en daarnaast ook voor Ryzen en APU dat zie ik echt niet gebeuren. Volkomen onlogisch naast produktie technische redenen ook omdat de intel's core voor core nog steeds erg snel zijn.
Een 8core AMD Ryzen zal een 9900k misschien kunnen matchen maar heeft dan niks om er overheen te gaan.

En dan nog de latency met 3 van die 4 core chiplets.

Het gaat imho niet gebeuren dat Ryzen max 8 cores heeft.

In een laptop is een monolitisch design met een 8 core chiplet erin geen enkel probleem. Het ligt bijv eraan hoe hoog je het klokt en hoe de boost werkt. Ze hoeven ook niet allemaal ingeschakeld te zijn.

Intel heeft al 6 core mobile chips, denk je nu echt dat AMD daar niet boven gaat zitten?

Dit gaat over efficiente productie en marketing.

Het zijn leuke discussies maar wat mij betreft theoretisch. 4 core CCX/chiplet is 2017 niet 2019.

Not gonna happen.

[ Voor 4% gewijzigd door Help!!!! op 18-11-2018 21:06 ]

[Countess]

DaniëlWW2 schreef op zondag 18 november 2018 @ 19:45:
[...]
Ik heb moeite om te zien hoe de extra latency tussen de chiplet en I/O chip voor een groter probleem zorgt dat de latency tussen I/O chip --> substraat --> socket --> moederbord --> RAM.

omdat je die latency altijd al had, en nu ook nog steeds hebt.
maar nu komt de latency van CPU --> substraat --> I/O chips erbij.

als we zien dat de latency tussen CCX's 120 is, en bij threadripper de latency tussen de die's 200. dan is daar tot 80ns van voor rekening van de off-die communicatie.

normale ram access bij AMD is al rond de 100 in het slechte geval. Daar nog eens 80ns bij is enorm veel.

het kan prima zijn dat ik hier veel te negatief ben wat latency betreft, maar dit zou het worst case scenario zijn.

[Help!!!!]

^
De latency is zeker relevant maar IF is verbeterd en de ondersteunde ram snelheid ligt hoger.

Gaat echt goed komen

[Verwijderd]

Countess schreef op zondag 18 november 2018 @ 21:03:
als we zien dat de latency tussen CCX's 120 is

Dat is voor Ryzen2 met 3200 MT/s gezakt naar onder de 100 ns.
Nog steeds hoog maar toch al een forse verbetering. Verbeterde IF, verbeterde memorycontroller, ik denk dat dat geen probleem gaat zijn. Hell, het zou zelfs kunnen dat het losgekoppeld gaat worden, zolang AMD niet aangeeft waarom die koppeling er is (IF en RAM uiteraard) hebben wij daar het raden naar. AMD gaat niets doen wat die latency verhoogt want dit is juist de grote zwakte van Ryzen1/Ryzen2.
3600 MT/s RAM is weer betaalbaar aan het worden, als nu ook een middelmatige Hynix-die geschikt gaat zijn...

Help!!!! schreef op zondag 18 november 2018 @ 20:56:
[...]

Maar dan moet AMD een apart design maken voor Epyc en daarnaast ook voor Ryzen en APU dat zie ik echt niet gebeuren.

Het meest voor de hand liggend is voor mij chiplets met 8 kernen (binning) en een aparte die voor de APU's.
Ik verwacht dat Ryzen3 voor singlecore net iets sneller gaat zijn dan Intel (@5,0 GHz. want het maximaal haalbare voor de 9900k met conventionele koeling), de motivatie hiervoor heb ik al gegeven: 4,7 GHz of hoger voor de boost en minstens 13% 'IPC'-verbetering (11% zou ook al volstaan en dat is als die boost niet hoger komt dan dat, die boost zou ook best wel hoger kunnen worden).

In een laptop is een monolitisch design met een 8 core chiplet erin geen enkel probleem. Het ligt bijv eraan hoe hoog je het klokt en hoe de boost werkt. Ze hoeven ook niet allemaal ingeschakeld te zijn.

Het probleem hierbij is dat powergating niet perfect is, je gaat altijd nog wat vermogen-verlies hebben bij het uitgeschakeld zijn van die kernen. Dat is ok voor lompe gaming-laptops maar met de trend dat laptops dun en licht moeten zijn...
Reken voor de grap eens uit hoe hoog het gemiddelde vermogen is wanneer je 6-8 uur met een volgeladen accu duurt, dat is bijzonder laag. Een paar W maakt veel verschil.

Ik zou totaal niet verbaasd zijn als we in 2019 laptops met 8c-Zen2 CPU's gaan zien. Waarom niet? Qua vermogen is dat de nieuwe quadcore. Het probleem is alleen dat veel mensen zo weinig computing performance nodig hebben (browser, MS Office) dat het lagere vermogen voor hen nuttiger is. Daarnaast ben ik erg sceptisch richting OEM's: zie hoe lang het duurde voordat ze eindelijk eens de stap maakten om naar minstens 4 kernen te gaan en hoe lang het duurde voordat laptops met Ryzen-CPU's op een redelijk prijspunt (= lager dan de Intel+Nvidia-tegenhanger) kwamen te zitten. OEM's zullen maar wat graag minder kernen bieden in het onderste segment als ze dan voor het hogere segment €100 extra kunnen vragen terwijl ze €15 meer voor de CPU betalen.
Gelukkig zijn we voor de desktop niet afhankelijk van deze bedrijven!

Wat betreft Daniël zijn speculatie. De kosten daar zie ik minder een probleem in aangezien je ook de product stack naar boven uitbreidt met zeer fors hogere winstmarges voor de hogere segmenten (3800X/3900X). Voor enkel een iets gunstigere binning gaan veel mensen niet €100 extra lappen (zie Ryzen1 waarbij AMD dit probeerde en wat AMD staakte voor Ryzen2), voor 2 kernen extra en mogelijk een gunstigere binning wel. Als er een monolithische die komt dan gaat die 12 kernen bevatten, niet 8. Dan moet je een extra mask maken maar dat is op te brengen gezien het aantal stuks wat je verkoopt. De extra kosten worden aardig gecompenseerd door het lagere totale oppervlakte (ongeveer 3/4de) en de uitbreiding van de product-stack naar boven toe.

[ Voor 28% gewijzigd door Verwijderd op 18-11-2018 21:30 ]

[DaniëlWW2]

Countess schreef op zondag 18 november 2018 @ 21:03:
[...]


omdat je die latency altijd al had, en nu ook nog steeds hebt.
maar nu komt de latency van CPU --> substraat --> I/O chips erbij.

als we zien dat de latency tussen CCX's 120 is, en bij threadripper de latency tussen de die's 200. dan is daar tot 80ns van voor rekening van de off-die communicatie.

normale ram access bij AMD is al rond de 100 in het slechte geval. Daar nog eens 80ns bij is enorm veel.

het kan prima zijn dat ik hier veel te negatief ben wat latency betreft, maar dit zou het worst case scenario zijn.

Maar hoeveel is RAM acces vanaf de geheugencontroller naar RAM? Ik kan me moeilijk voorstellen dat de stap van monolithische CPU naar chiplet + I/O chip een enorm impact gaat hebben op CPU --> RAM en visa versa. In Zen/Zen+ gaat een verzoek naar RAM al via IF naar de geheugencontroller, dan substraat, socket, moederbord etc. Dat alleen zal al niet sneller zijn dan CCX, IF, CCX wat ongeveer 120ns zou moeten zijn. Ik heb geen idee hoe lang het werkelijk duurt om van een Zen core naar RAM te gaan, maar ik durf te wedden dat het een stuk sneller is dan naar de andere CCX haar L3 cache.

Ik vermoed dus dat de enkele tientallen nanoseconden extra voor chiplet --> I/O chip niet in verhouding staan tot waarschijnlijk honderden nanoseconden die het zou duren om van I/O naar RAM te gaan. Over I/O latency maak ik me niet veel zorgen. Het zal ongetwijfeld niet zo goed zijn als een monolithische CPU, maar ik zie het ook geen prestatie bottleneck zijn. De echte latency gevoelige zaken zit toch op de chiplet, hopelijk eentje die bestaat uit een CCX. Veel liever heb ik een 8c CCX waardoor inter CCX latency's verdwijnt en een core geen L3 cache misses meer gaat oplossen met een 120ns latency hit naar de andere CCX.

Verder zou Zen 2, Rome in ieder geval, standaard 3200MT/s RAM ondersteunen. Ik verwacht dat er op de AM4 substraat ook een IF zal zitten en dat die koppeling met RAM snelheid blijft bestaan. Dan zou 3200MT/s RAM ook moeten helpen om de schade verder te beperken.

[ Voor 7% gewijzigd door DaniëlWW2 op 18-11-2018 21:52 ]

[Dennism]

DaniëlWW2 schreef op zondag 18 november 2018 @ 19:45:
Ik verwacht ook dat al die chiplets aparte NUMA nodes zijn. Anders zie ik Rome zeer erratische presteren.

Ik vraag me dit eigenlijk wel af, in mijn ervaring wil je juist zo min mogelijk numa nodes voor consistente prestaties. Dat de huidige Epyc 4 numa nodes is, is logisch, immers het zijn 4 dies waarbij iedere die zijn eigen memory controllers heeft.

Daar de memory controllers straks in de I/O die zitten verwacht ik echter dat 1 numa node misschien ook wel mogelijk is.

[raymondw]

DaniëlWW2 schreef op zondag 18 november 2018 @ 19:45:
Voor Rome mag je redelijkerwijs vanuit gaan dat de workloads, thread aware zijn. Ik verwacht ook dat al die chiplets aparte NUMA nodes zijn. Anders zie ik Rome zeer erratische presteren. Voor Ryzen 3000 heb je de luxe van thread aware workloads en NUMA nodes waarschijnlijk niet, en dan voorzie ik problemen.

Dennism schreef op maandag 19 november 2018 @ 10:33:
Ik vraag me dit eigenlijk wel af, in mijn ervaring wil je juist zo min mogelijk numa nodes voor consistente prestaties. Dat de huidige Epyc 4 numa nodes is, is logisch, immers het zijn 4 dies waarbij iedere die zijn eigen memory controllers heeft.

Daar de memory controllers straks in de I/O die zitten verwacht ik echter dat 1 numa node misschien ook wel mogelijk is.

Tech documentatie wijst op 1 numa node per socket.
Verschilt per applicatie of het nut heeft of niet, maar een standaard virtualisatie omgeving waar er niet getuned word is 1 numa node beter.

[DaniëlWW2]

raymondw schreef op maandag 19 november 2018 @ 16:34:
[...]


[...]

Tech documentatie wijst op 1 numa node per socket.
Verschilt per applicatie of het nut heeft of niet, maar een standaard virtualisatie omgeving waar er niet getuned word is 1 numa node beter.

Tja, misschien had AdoredTV daar wel het antwoord op. Die Rome I/O chip is eigenlijk gigantisch voor wat erop zal zitten. De chip zal zo 400mm²+ zijn voor alleen de verbinding tussen socket en chiplets. AdoredTV speculeerde erop dat er wel eens heel wat L3 cache op die I/O chip kan zitten die een kopie van de chiplet haar L3 cache maakt en beschikbaar maakt voor de andere chiplets.

Als Rome maar een NUMA node is, dan lijkt me dat nog niet zo vreemd als oplossing. Het zou flink wat latency moeten schelen in veel scenario's.

[Help!!!!]

Managing 8 Rome CPUs in 1U: Cray’s Shasta Direct Liquid Cooling

[enchion]

DaniëlWW2 schreef op maandag 19 november 2018 @ 17:50:
[...]


Tja, misschien had AdoredTV daar wel het antwoord op. Die Rome I/O chip is eigenlijk gigantisch voor wat erop zal zitten. De chip zal zo 400mm²+ zijn voor alleen de verbinding tussen socket en chiplets. AdoredTV speculeerde erop dat er wel eens heel wat L3 cache op die I/O chip kan zitten die een kopie van de chiplet haar L3 cache maakt en beschikbaar maakt voor de andere chiplets.

Als Rome maar een NUMA node is, dan lijkt me dat nog niet zo vreemd als oplossing. Het zou flink wat latency moeten schelen in veel scenario's.

Het zou ook betekenen dat Linux geen voordeel meer heeft tov MS mbt core/process/kernel scheduling aangezien dat dan volledig in hardware zal gebeuren.

Zo zet AMD MS met z`n gebakkelij met z`n scheduler volledig buiten spel.

Maw de 14nm uncore heeft dus een hardware Numa scheduler ? (die zit dan niet op de chiplets)

[DaniëlWW2]

enchion schreef op woensdag 21 november 2018 @ 02:10:
[...]


Het zou ook betekenen dat Linux geen voordeel meer heeft tov MS mbt core/process/kernel scheduling aangezien dat dan volledig in hardware zal gebeuren.

Zo zet AMD MS met z`n gebakkelij met z`n scheduler volledig buiten spel.

Maw de 14nm uncore heeft dus een hardware Numa scheduler ? (die zit dan niet op de chiplets)

Ik betwijfel of Ryzen 3000 dat ook zou krijgen. Verder draai je volgens mij geen Windows op een 64c Rome server CPU.

Help!!!! schreef op dinsdag 20 november 2018 @ 19:09:
Managing 8 Rome CPUs in 1U: Cray’s Shasta Direct Liquid Cooling

Waterkoeling? High clockspeeds confirmed.

[Verwijderd]

*After posting this news, we have recieved additional information from Cray that states that the top plate is not being used for CPUs, but for the Slingshot interconnect. As a result, the system supports only 8 CPUs in 1U.

LOL, ik begrijp hoe ze het bedoelen maar dat staat een beetje vreemd, 'slechts' 512 kernen in 1 systeem.

[Dennism]

DaniëlWW2 schreef op woensdag 21 november 2018 @ 10:15:
[...]


Ik betwijfel of Ryzen 3000 dat ook zou krijgen. Verder draai je volgens mij geen Windows op een 64c Rome server CPU.

Daar zal vast en zeker wel Windows op gedraaid gaan worden Of je dan alle cores aan dezelfde VM toe gaat wijzen zal een ander verhaal zijn. Maar er zullen ook vast Rome CPU's in bijv. Hyper-V deployments gebruikt gaan worden, en ik verwacht zelfs ook nog wel hier en daar in een steeds zeldzamer wordende baremetal deployment, maar ook zeker in Azure, waar de Hypervisor volgens mij nog steeds een afgeleide is van Hyper-V

[DaniëlWW2]

Dennism schreef op woensdag 21 november 2018 @ 17:26:
[...]


Daar zal vast en zeker wel Windows op gedraaid gaan worden Of je dan alle cores aan dezelfde VM toe gaat wijzen zal een ander verhaal zijn. Maar er zullen ook vast Rome CPU's in bijv. Hyper-V deployments gebruikt gaan worden, en ik verwacht zelfs ook nog wel hier en daar in een steeds zeldzamer wordende baremetal deployment, maar ook zeker in Azure, waar de Hypervisor volgens mij nog steeds een afgeleide is van Hyper-V

Je weet wat ik bedoel.
Je gaat geen normale desktop PC bouwen met een 64c Epyc, en er dan W10 op installeren. VM's zijn een heel ander verhaal.

[Dennism]

DaniëlWW2 schreef op woensdag 21 november 2018 @ 17:30:
[...]


Je weet wat ik bedoel.
Je gaat geen normale desktop PC bouwen met een 64c Epyc, en er dan W10 op installeren. VM's zijn een heel ander verhaal.

Nee dat uiteraard niet, ik haalde er echter niet uit dat hier expliciet desktop versie's van Windows bedoeld werden

enchion schreef op woensdag 21 november 2018 @ 02:10:
[...]


Het zou ook betekenen dat Linux geen voordeel meer heeft tov MS mbt core/process/kernel scheduling aangezien dat dan volledig in hardware zal gebeuren.

Zo zet AMD MS met z`n gebakkelij met z`n scheduler volledig buiten spel.

Maw de 14nm uncore heeft dus een hardware Numa scheduler ? (die zit dan niet op de chiplets)

Vraag me af of dat wel zo is, Intel zit volgens altijd / in de meeste gevallen op 1 numa node per socket en ook daar zie je dat Linux vaak beter schaalt bij meer cores.

[ Voor 43% gewijzigd door Dennism op 21-11-2018 18:47 ]

[enchion]

Dennism schreef op woensdag 21 november 2018 @ 18:34:
[...]
Vraag me af of dat wel zo is, Intel zit volgens altijd / in de meeste gevallen op 1 numa node per socket en ook daar zie je dat Linux vaak beter schaalt bij meer cores.

Intel gebruikt ringbus en Windows z`n scheduler doet een ringbus achtige manier van taken verdelen over de meerdere cores. (maw bij Intel moet het ookal is Linux beter, wel binnen de perken blijven mbt foute/onhandige scheduling)

AMD however heeft en een uncore en chiplets die op verschillende afstanden van de uncore zitten en ook nog eens cores die misschien dan wel in een ringbus zitten maar wel op verschillende afstanden van de infinity fabric link naar de uncore. (maw recipe voor disaster wat met de huidige (meer dan 16core) Threadrippers ook erg duidelijk werd.

Voor Intel zou het omzeilen van de MS scheduler misschien 5%-10% winst opleveren, voor AMD is het een verschil tussen Epyc Win en Epic Fail en heeft er dus extreme baten bij om dit in eigen hand te nemen en dus het verschil tussen Linux en MS tot 0 te reduceren.

Het idee dat AMD naar 1 Numa gaat betekent gewoon dat iets anders de multichip scheduling moet gaan regelen, Threadripper als 1 Numa betekende nl superslechte performance (bij bepaalde taken), dus AMD moet dit doen met een reden die een verbetering is tov juist het opdelen in Numa nodes. (wat ze nu doen)

[ Voor 12% gewijzigd door enchion op 21-11-2018 19:04 ]

[Dennism]

enchion schreef op woensdag 21 november 2018 @ 18:59:
[...]


Intel gebruikt ringbus en Windows z`n scheduler doet een ringbus achtige manier van taken verdelen over de meerdere cores. (maw bij Intel moet het ookal is Linux beter, wel binnen de perken blijven mbt foute scheduling)

AMD however heeft en een uncore en chiplets die op verschillende afstanden van de uncore zitten en ook nog eens cores die misschien dan wel in een ringbus zitten maar wel op verschillende afstanden van de infinity fabric link naar de uncore. (maw recipe voor disaster wat met de huidige (meer dan 16core) Threadrippers ook erg duidelijk werd.

Voor Intel zou het omzeilen van de MS scheduler misschien 5%-10% winst opleveren, voor AMD is het een verschil tussen Epyc Win en Epic Fail en heeft er dus extreme baten bij om dit in eigen hand te nemen en dus het verschil tussen Linux en MS tot 0 te reduceren.

Intels Xeons en HEDT chips zitten sinds de Skylake-X cpu's zitten niet meer op ringbus trouwens, de consumenten range nog wel, maar de zakelijke chips hebben een mesh layout omdat Ringbus te groot werd (sommige Broadwell Sku's hadden daarom al 2 verschillende ringbussen op een die). Wat invloed had op de performance.

Verder zie je, afhankelijk van benchmark, bij Intel trouwens verschillen die flink groter zijn dan 5-10%.

Het idee dat AMD naar 1 Numa gaat betekent gewoon dat iets anders de multichip scheduling moet gaan regelen, Threadripper als 1 Numa betekende nl superslechte performance (bij bepaalde taken), dus AMD moet dit doen met een reden die een verbetering is tov juist het opdelen in Numa nodes. (wat ze nu doen)

Dat threadripper zo nu en dan een slechte performance heeft komt doordat 2 van de dies geen memory controllers hebben en dus altijd remote geheugen moeten aanspreken. Epyc heeft dat probleem niet, want daar hebben alle dies wel memory controllers. Echter kunnen ze allemaal maar een beperkt stukje geheugen direct aanspreken, en de rest alleen via andere die's waardoor je per die een numa node hebt. Bij Intel zit alles op 1 die, waardoor iedere socket een enkele numa node is. Iedere core binnen dat socket heeft immers local access tot al het geheugen verbonden met dat socket.

Bij Rome zitten alle Memory controllers (zo lijkt het in ieder geval) op de I/O chip. Deze I/O chip kan dus al het geheugen fysiek verbonden met dat socket als zijnde lokaal voor dat socket aanspreken. Waardoor deze, in ieder geval theoretisch, alle cores ook directe toegang kan geven tot alle memory controllers en dit niet meer beperkt hoeft te zijn tot 1 die.

[ Voor 32% gewijzigd door Dennism op 21-11-2018 19:21 ]

[Verwijderd]

Dennism schreef op woensdag 21 november 2018 @ 18:34:Intel zit volgens altijd / in de meeste gevallen op 1 numa node per socket en ook daar zie je dat Linux vaak beter schaalt bij meer cores.

Correct, maar het verschil lijkt voor TR (de 2950X, die grotere twee tel ik niet mee omwille van wat jij hebt aangegeven) wel groter te zijn dan voor Intel. Maar inderdaad, het performanceverlies van een vergelijkbare Xeon-CPU door Windows moet zeker niet worden onderschat. Zie de Techsport/HU vergelijking, hij nam Xeon ook mee waarvoor hij kudos verdient.

Terzijde, wat dat betreft is het jammer dat de game-developers nog steeds zo slecht Linux ondersteunen want je zou met Ryzen wellicht een betere performance krijgen als ze Vulkan zouden gebruiken (in dit specifieke geval meld ik dat omdat AMD, Nvidia en de developers niet zoveel moeite stoppen in OpenGL als in DX11, simpelweg omdat veel minder mensen Linux gebruiken) en het goed zouden porten.

Nog even een ander puntje: de 1950X voor €585 en de 1700X voor €185 zijn nog steeds geweldige deals. Vergeet de 2950X en de 2700X, dit zijn de CPU's die je nu moet overwegen voor AMD, totdat Zen2 uitkomt.

[ Voor 38% gewijzigd door Verwijderd op 21-11-2018 20:10 ]

[DaniëlWW2]

Dennism schreef op woensdag 21 november 2018 @ 19:07:

Dat threadripper zo nu en dan een slechte performance heeft komt doordat 2 van de dies geen memory controllers hebben en dus altijd remote geheugen moeten aanspreken. Epyc heeft dat probleem niet, want daar hebben alle dies wel memory controllers. Echter kunnen ze allemaal maar een beperkt stukje geheugen direct aanspreken, en de rest alleen via andere die's waardoor je per die een numa node hebt. Bij Intel zit alles op 1 die, waardoor iedere socket een enkele numa node is. Iedere core binnen dat socket heeft immers local access tot al het geheugen verbonden met dat socket.

Nee, alleen de 2970WX en 2990WX hebben daar last van. De 2920X en 2950X zijn gewoon twee 8c chips met elk hun eigen dual channel geheugencontroller. Gezamenlijk is het dus quad channel voor de 12c en 16c modellen.

[Dennism]

DaniëlWW2 schreef op woensdag 21 november 2018 @ 20:31:
[...]


Nee, alleen de 2970WX en 2990WX hebben daar last van. De 2920X en 2950X zijn gewoon twee 8c chips met elk hun eigen dual channel geheugencontroller. Gezamenlijk is het dus quad channel voor de 12c en 16c modellen.

Die 2 bedoel ik dan uiteraard ook, vergeten erbij te zetten. 2920 en 2950X en TR's van de eerste generatie hebben dit inderdaad niet.

[Help!!!!]

Niet verkeerd:

Best CPUs for Workstations: 2018


&

Kan stuk beter:

AMD belooft dat oem's meer driver updates gaan uitbrengen voor Ryzen Mobile laptops na kritiek

[ Voor 50% gewijzigd door Help!!!! op 22-11-2018 18:23 ]

[Verwijderd]

Help!!!! schreef op donderdag 22 november 2018 @ 18:19:
Niet verkeerd:

Best CPUs for Workstations: 2018


&

Kan stuk beter:

AMD belooft dat oem's meer driver updates gaan uitbrengen voor Ryzen Mobile laptops na kritiek

Ik had het al gelezen maar op de originele bron: https://www.reddit.com/r/...utm_source=reddit-android
Ongetwijfeld zal een medewerker van AMD lezen dat ze er niet blij mee zijn aangezien AMD zelf dit bericht plaatste op Reddit. Als wij enige invloed op AMD willen uitoefenen dan moeten we daar reageren.
Ik moet er ook niets van hebben als zo'n OEM ertussen zit (idem voor het locken van moederborden), laat het aan de gebruiker en maak die niet afhankelijk van een OEM die niets meer geeft om het product zo gauw het niet meer wordt verkocht en die extreem voorzichtig handelt om het aantal mensen die technische problemen krijgt door eigen gepruts te beperken. Afgaande op wat we de laatste jaren bij AMD zagen vermoed ik dat AMD dit gaat aanpassen en ook via de directe route drivers gaat aanbieden aan de gebruikers, met een disclaimer. Ik voorspel dat AMD dit binnen 1 week aankondigt, misschien 2 weken omdat ze nu Thanksgiving hebben. Tenzij de OEM's erg moeilijk doen.

Hardware Unboxed, Gamers Nexus en Linus hadden een top5-CPU's. Bij HWU gingen 4 van de 5 CPU's naar AMD: beste budget, beste all-round, beste workstation en beste high-end desktop (of zoiets) voor de 2200G, 2600, 2700(X) en de 2950X met de vermelding dat de 1950X de beter deal is als je die kan kopen.
YouTube: Top 5 Best CPUs November 2018, AMD Prices Intel Out of The Game!=
Zelf had ik voor de 1700/2700 (afhankelijk van de prijs in Australië, de prijsverlaging van de 2700 is volgens mij in Nederland nog niet helemaal verwerkt door de retailers) gekozen. Met de MSRP van $250 (wanneer de retailers dat netjes hebben verwerkt) is dat aanzienlijk beter, van het geld wat je uitspaart kan je een goede aftermarket-koeler kopen die je bij je volgende CPU ook weer kan gebruiken. Misschien betaal je dan net iets meer als je voor een luxe koeler kiest maar dat maakt het verschil niet.

Terzijde, de 2700X is in Nederland wat duurder geworden, het was rond de €317 en nu is het €326. Al met al zijn de Ryzen-prijzen erg stabiel maar dat is een beetje jammer.

[ Voor 13% gewijzigd door Verwijderd op 22-11-2018 18:44 ]

[EaS]

[ Insert more cores meme ] pic.twitter.com/QKpbyBtgQo

— VideoCardz.com (@VideoCardz) 22 november 2018

[DaniëlWW2]

Dat lijkt op 2x 4c CCX per chiplet.

[Help!!!!]

Bummer

[enchion]

Zou ook onwerkelijk geweest zijn als ze 8 cores per ccx hadden gedaan, dat sommigen het suggereerde vond ik eigenlijk al erg raar. Dan zou de chiplet gelijk een flink stuk groter moeten worden voor al die InfinityFabric banen.
En overgaan naar ringbus zou imho een vreemde strategie zijn, want dan hadden ze dat ook met Zen1 kunnen doen.

enchion schreef op donderdag 4 oktober 2018 @ 02:00:
1 t/m 8 cores is 0,1,3,6,10,15,21, "28 connecties voor 8 cores"

Pas als AMD 3 dimensionaal gaat (CCX`en of meer bovenop elkaar met een max van 4) is het overweegbaar, maar dat wordt natuurlijk wel weer een erg complex warmte probleem.

Maar rest assured, ik heb zo`n donkerbruin vermoeden dat er nog wat geheimpjes in die uncore zitten (die niet helemaal zo dom is als hij lijkt) die het verschil tussen AMD en Intel helemaal gelijk gaan trekken. En de nadelen van de dubbele CCX helemaal weghalen.

[ Voor 57% gewijzigd door enchion op 22-11-2018 21:37 ]

[Verwijderd]

enchion schreef op donderdag 22 november 2018 @ 21:21:
Zou ook onwerkelijk geweest zijn als ze 8 cores per ccx hadden gedaan, dat sommigen het suggereerde vond ik eigenlijk al erg raar. Dan zou de chiplet gelijk een flink stuk groter moeten worden voor al die InfinityFabric banen.
En overgaan naar ringbus zou imho een vreemde strategie zijn, want dan hadden ze dat ook met Zen1 kunnen doen.

Het zou zeker niet onmogelijk zijn maar wellicht is het met 4 per CCX wel gemakkelijker (goedkoper) voor AMD om CPU's voor laptops en entrylevel desktop te maken? Ik denk dat dat niet moet worden opgeblazen, ik zou ook liever een CCX met 8 zien maar de latency tussen twee CCX'en zal ongetwijfeld minder worden en de vraag is dan in hoeverre je er iets van merkt met 3200 MT/s RAM. Wellicht dat AMD nog een konijn uit de hoge hoed gaat toveren met dat uncore ding. Iets met dubbele cache of actieve routing of zo.

[ Voor 3% gewijzigd door Verwijderd op 23-11-2018 07:01 ]

[enchion]

Verwijderd schreef op vrijdag 23 november 2018 @ 06:59:
Wellicht dat AMD nog een konijn uit de hoge hoed gaat toveren met dat uncore ding. Iets met dubbele cache of actieve routing of zo.

Ik zat meer te denken aan drawcall/paging/filecopy/scheduling/threadcreation+destruction afhandeling door de uncore. Maw instructies waarbij niks berekend hoeft te worden.
(als drawcalls door de uncore behandeld zouden worden dan wordt elk DX11 spel effectief in hardware omgecat naar DX12)

Dan hou je gelijk extra veel tijd op de cores over om numbers te crunchen.

Nu wordt een CPU package met z`n capabilities vaak gegijzeld voor het uitvoeren van erg veel erg simpele taken waardoor er geen tijd meer over is om leuke dingen te berekenen.

[ Voor 8% gewijzigd door enchion op 23-11-2018 08:47 ]

[DaniëlWW2]

enchion schreef op donderdag 22 november 2018 @ 21:21:
Zou ook onwerkelijk geweest zijn als ze 8 cores per ccx hadden gedaan, dat sommigen het suggereerde vond ik eigenlijk al erg raar. Dan zou de chiplet gelijk een flink stuk groter moeten worden voor al die InfinityFabric banen.
En overgaan naar ringbus zou imho een vreemde strategie zijn, want dan hadden ze dat ook met Zen1 kunnen doen.

Een 8c CCX is juist kleiner dan twee 4x CCX's. Je hoeft alleen maar twee blokken van elk 4c naast elkaar te plaatsen. Zen 1/+ haar aanpak neemt juist extra ruimte in. Verder zijn die chiplets zo klein dat ze alleen maar 8c met de cache kunnen plaatsen en een verbinding naar de I/O chip. Dan is die chiplet al vol.

De topografie van de cache zal ook onder de cache zelf zitten in de primaire lagen van de chip. Dan kan je een ringbus aanleggen, maar AMD lijkt heel veel onderzoek te hebben gedaan naar topografie. Grote kans dat ze geen ringbus zouden gebruiken, maar een speciale mesh die veel lagere latency's oplevert van core naar L3. Zen 1 verslaat een ringbus toch al met gemak in latency's, binnen een CCX.

We kunnen alleen hopen dat de verdubbeling van de L3 cache zal betekenen dat er nauwelijks meer L3 cache misses zijn. Anders kan iedereen er de B-die weer erbij pakken.

[Help!!!!]

Base?core van de chip is 1.4Ghz. Waar zou 800Mhz IMC voor staan Lijkt me Integrated Memory Controller Wel aparte verhouding tov 1.4Ghz.

[Saturnus]

Iemand in de tweetreplies suggereert dat de specificaties waarschijnlijk verkeerd gerapporteerd worden door SiSoft Sandra. Wat ik lijk te zien is dat SMT uit staat of niet aanwezig is, als het klopt dat er 2x een 64-core aanwezig is want er worden 128 i.p.v. 256 threads gerapporteerd. Het zou dus om een dual embedded chip kunnen gaat zoals de (single) 'EPYC Embedded 3000-serie.' Het mogelijke modelnummer '1404' wijst ook richting een entry level cpu. Misschien hebben hoger geplaatste modellen wel 8 cores op een CCX.

Edit 14:49:
Pakken we https://www.ebay.com/itm/...qMAAOSwOYRb6ASH:rk:6:pf:0 erbij dan zien we dat het vermoedelijke 'modelnummer' uit het partnummer dus niet overeen hoeft te komen met de werkelijke modelnummers, wat mijn laatste hypothese zou ontkrachten. Aan de andere kant is '2S' blijkbaar ook gebruikt voor Zen. Misschien is dit wel een Zen of Zen+ experiment.

De GOPS/GHz score komt in ieder geval ruim uit onder die van een resultaat van 2x een EPYC 7281 (zie weer tweetreplies) wat weer een hint is naar een zeer vroege sample of een low power chip.

[ Voor 38% gewijzigd door Saturnus op 23-11-2018 15:50 . Reden: Grammatica ]

[Help!!!!]

Saturnus schreef op vrijdag 23 november 2018 @ 14:38:
Het mogelijke modelnummer '1404' wijst ook richting een entry level cpu. Misschien hebben hoger geplaatste modellen wel 8 cores op een CCX.

Bij Zen1 waren de bouwstenen van Epyc - TR - Ryzen gelijk.

Als die lijn gevolgt wordt, lijkt mij logisch, denk ik niet dat er een verschil tussen laag/hoog geplaastste modellen zal zijn qua cores per chiplet.

[DaniëlWW2]

Saturnus schreef op vrijdag 23 november 2018 @ 14:38:
Iemand in de tweetreplies suggereert dat de specificaties waarschijnlijk verkeerd gerapporteerd worden door SiSoft Sandra. Wat ik lijk te zien is dat SMT uit staat of niet aanwezig is, als het klopt dat er 2x een 64-core aanwezig is want er worden 128 i.p.v. 256 threads gerapporteerd. Het zou dus om een dual embedded chip kunnen gaat zoals de (single) 'EPYC Embedded 3000-serie.' Het mogelijke modelnummer '1404' wijst ook richting een entry level cpu. Misschien hebben hoger geplaatste modellen wel 8 cores op een CCX.

Edit 14:49:
Pakken we https://www.ebay.com/itm/...qMAAOSwOYRb6ASH:rk:6:pf:0 erbij dan zien we dat het vermoedelijke 'modelnaam' uit het partnummer dus niet overeen hoeft te komen met de werkelijke modelnamen, wat mijn laatste hypothese zou ontkrachten. Aan de andere kant is '2S' blijkbaar ook gebruikt voor Zen. Misschien is dit wel een Zen of Zen+ experiment.

De GOPS/GHz score komt in ieder geval ruim uit onder die van een resultaat van 2x een EPYC 7281 (zie weer tweetreplies) wat weer een hint is naar een zeer vroege sample of een low power chip.

Ik herleid denk ik anders wat we zien. Zen 2 heeft 32MB L3 cache per 8c, dat weten we. Ik ga er dus vanuit dat een 8c CCX, 32MB L3 heeft. Een 4c CCX zou dus 16MB hebben en dat is precies waar sprake van lijkt te zijn. Het gaat namelijk om zestien maal 16MB L3 cache. Zestien maal 4c CCX = 64c.

Verder acht ik het niet erg waarschijnlijk dat AMD, L3 cache uit gaat zetten voor cut down chips. In het bijzonder niet voor een Epyc Rome. Die chiplets zijn zo klein dat je chips met mislukte L3 cache zo weg kan gooien en de algemene standaard van het product, Epyc Rome, in stand kan houden.

[MrMarcie]

-The_Mask- schreef op dinsdag 23 mei 2017 @ 01:30:
Voor wie wat geld over heeft en kan missen voor een tijdje. Op dit moment is een aandeel AMD iets van 11 dollar waard en met alles wat nog gaat komen is die prijs aan de lage kant. Beste was natuurlijk om de aandelen een jaar geleden te kopen, maar ze zijn nu ook weer wat gezakt. Oh en doe geen domme dingen, want dan ben je zo maar arm. Nu bijvoorbeeld Bitcoins kopen zou ik ook niet doen, met een waarde van dik over de 2000 dollar. De waarde ongetwijfeld hiervan binnenkort weer als een baksteen en pas dan moet je het overwegen.

Met die eerste stelling had je gelijk, met die 2e niet
Had ik ze allebei maar gekocht toen.

[Verwijderd]

Zelfs nu zou ik nog met een gerust hart aandelen van AMD kopen, de koers is $23 en weer aan het stijgen. Met Epyc2, Ryzen3, Threadripper3 en Navi gaat die koers wel weer boven de $30. Ik heb er alleen geen benul van hoe je aandelen koopt.
Er is natuurlijk altijd een risico maar over Zen2 weten we eigenlijk wel genoeg en voor Navi ziet het er ook goed uit gezien de 7 nm. node en de aangepaste architectuur.

Disclaimer: ik geef geen beleggingsadvies, ik spreek slechts voor mezelf.

[ Voor 34% gewijzigd door Verwijderd op 26-11-2018 17:51 ]

[Tricolores]

Hoe zit dat nu eigenlijk met de nieuwe GPU's die volgend jaar verwacht worden? Kunnen we inschatten hoe concurrentieel deze gaan zijn of is het nog te vroeg?

[DaniëlWW2]

Dreifarben schreef op maandag 26 november 2018 @ 21:03:
Hoe zit dat nu eigenlijk met de nieuwe GPU's die volgend jaar verwacht worden? Kunnen we inschatten hoe concurrentieel deze gaan zijn of is het nog te vroeg?

Het is nog te vroeg om te weten hoe goed ze worden. Je mag er alleen wel vanuit gaan dat ze een stuk beter zullen zijn dan Zen+. Dan zit je al bijna op Coffee Lake niveau, als ze er niet overheen gaan.

[Tricolores]

DaniëlWW2 schreef op maandag 26 november 2018 @ 21:45:
[...]


Het is nog te vroeg om te weten hoe goed ze worden. Je mag er alleen wel vanuit gaan dat ze een stuk beter zullen zijn dan Zen+. Dan zit je al bijna op Coffee Lake niveau, als ze er niet overheen gaan.

Bedankt, maar ik had het op de GPU's. Misschien zit ik dan wel in verkeerde topic

[DaniëlWW2]

Dreifarben schreef op maandag 26 november 2018 @ 21:46:
[...]

Bedankt, maar ik had het op de GPU's. Misschien zit ik dan wel in verkeerde topic

Ahum.
CJ's AMD Radeon Info & Nieuwsdiscussietopic - Deel 143

[Help!!!!]

AMD CTO on Zen 3, 7nm+ CPU Architecture: Will Primarily Leverage Efficiency With Some Modest Performance Opportunities

AMD Raises Hopes, Concerns at 7 nm

[ Voor 66% gewijzigd door Help!!!! op 28-11-2018 10:53 ]

[enchion]

Verwijderd schreef op maandag 26 november 2018 @ 17:49:
Zelfs nu zou ik nog met een gerust hart aandelen van AMD kopen, de koers is $23 en weer aan het stijgen. Met Epyc2, Ryzen3, Threadripper3 en Navi gaat die koers wel weer boven de $30. Ik heb er alleen geen benul van hoe je aandelen koopt.
Er is natuurlijk altijd een risico maar over Zen2 weten we eigenlijk wel genoeg en voor Navi ziet het er ook goed uit gezien de 7 nm. node en de aangepaste architectuur.

Disclaimer: ik geef geen beleggingsadvies, ik spreek slechts voor mezelf.

Hou er absoluut rekening mee dat AMD veel minder hard gaat stijgen dan je zou verwachten, vooral vanwege afhankelijkheden van andere bedrijven. (als TSMC (of Taiwan) een aardbeving zou krijgen is AMD als sneeuw voor de zon verdwenen.)

Zowiezo in de jaren na de 6950&7950 GPU`s en met Bulldozer zal AMD vanwege financiele redenen Deals-met-de-Devil hebben moeten sluiten om overeind te blijven.
Zoals bv constructies met GlobalFoundries, maar kan ook met bv Samsung, IBM, Sony, MS.
Denk aan waarom ze geen stuiver verdienen aan,?-Coin , HBM, Playstation, Xbox, Freesync (niet eens geld terug voor het ontwikkelen, of geld in een potje voor de volgende verbetering van de standaard)

Misschien leveren een aantal andere bedrijven medewerkers/apparatuur/bedrijfspanden onder speciale voorwaarden, hebben ze meer dan een gemiddeld aantal stage/studenten/vrijwilligerswerkers rondlopen, doen ze R&D in ruil voor een zitje aan de tafel, enzzz...

Groot investeerders weten dat het boekje met negatieve afspraken zeker niet leeg is, pas als ze daar onafhankelijkheid uit zouden kunnen/mogen krijgen dan kan het aandeel echt naar grote hoogte stijgen.

Investeren in AMD is als investeren in een familielid die nog 100 rekeningen op tafel heeft liggen, maar er alle schijn bij heeft dat het nu WEL gaat lukken.
(maw geeft geen goed gevoel om all-in te gaan, maar wel om een beetje aan mee te doen, en dat beetje betekent dat ze langzaam gaan stijgen, of speculatief wel snel omhoog maar dan weer wel met sterke dips ertussen.)

[FortyOne]

@enchion om dezelfde redenen is AMD juist ook een vrij gestroomlijnd bedrijf geworden. Lisa Su heeft veel projecten de nek om gedraaid en het bedrijf weer een focus gegeven. Uit pure noodzaak zijn ze best wel gedisciplineerd met de uitgaven, dus als de omzet en marges blijven stijgen is er juist potentie dat de netto winst snel zal oplopen en dan volgt de beurskoers. Een deel daarvan zullen ze ongetwijfeld weer herinvesteren in R&D etc. maar ik denk dat je het wat te negatief voorstelt hier (en sowieso is de helft van je post speculatie). Ik ben het wel met je eens dat het een riskante investering is en dat ze nu eerst goede financiële resultaten moeten laten zien voordat de koers weer richting de $30 gaat.

[ Voor 8% gewijzigd door FortyOne op 28-11-2018 19:50 ]

[Stefanovic45]

Weet iemand waarom er geen budget mini-ITX moederborden te vinden zijn? Bij socket 1151 zijn die er namelijk wel en dat maakt socket AM4 iets minder interessant voor kleine systemen...

[Verwijderd]

Iets meer als 100 euro en je hebt een vrij compleet bord. Of was dit ook boven budget?

pricewatch: ASRock Fatal1ty B450 Gaming-ITX/ac

[EaS]

Struikelde over een stukje achtergrond informatie. Altijd interessant:
AMD's Mark Papermaster turned company's failure into success, when it needed it most


Papermaster has been critical to AMD’s turnaround, according to Sam Naffziger, a company corporate fellow. Naffziger said it began with a tough decision to redesign the company’s flagship "Zen" architecture, which was fundamentally flawed by the time Papermaster showed up.

“We knew that the architecture needed to be greatly improved, but no one was willing to take a couple years' time out to fix it,” Naffziger said. “Mark came in and he saw that immediately. He knew what it took to force a re-architecture.”

The decision was an unpopular one at first, because it would delay the process for going to market: “We faced a threat where either we change, or it could have threatened the very existence of the company,” Papermaster said.

The veteran chipmaker was also responsible for re-engineering AMD’s own culture, bringing together the formerly separated GPU and CPU teams.

“Getting siloed — it's easy for engineers — these guys are all experts in a field, they can be isolated," Naffziger said. "But he (Mark) worked hard to ensure we get cross-pollination so different experts talk to people they normally don't.”

[Verwijderd]

Een interessant verhaal @EaS

De laatste geruchten over Ryzen3 van een Taiwanees forum.
https://forum.gamer.com.tw/C.php?bsn=60030&snA=509469

WCCFTech vertaalde het eventjes.
https://wccftech.com/amd-...t-and-pcie-gen-4-support/

Zoals je kan zien staat op die foto vermeld dat de volgende generatie AM4-moederborden PCIe 4 heeft.
Verder wordt er medegedeeld dat de X570-moederborden worden geïntroduceerd.

[EaS]

Verwijderd schreef op zaterdag 1 december 2018 @ 23:04:
Een interessant verhaal @EaS

De laatste geruchten over Ryzen3 van een Taiwanees forum.
https://forum.gamer.com.tw/C.php?bsn=60030&snA=509469
[Afbeelding]
WCCFTech vertaalde het eventjes.
https://wccftech.com/amd-...t-and-pcie-gen-4-support/

Zoals je kan zien staat op die foto vermeld dat de volgende generatie AM4-moederborden PCIe 4 heeft.
Verder wordt er medegedeeld dat de X570-moederborden worden geïntroduceerd.

'X570 Launch at Computex' (May 28 – June 1, 2019). Een X570 chipset introductie zonder CPU lijkt me ook een vrij kale bedoening (maar kan natuurlijk).

Als we de X470 launch als voorbeeld nemen:


...en de lancering van de bijbehorende Ryzen 12nm varianten op 19 april dit jaar, dan lijkt het aannemelijk dat de Zen 2 desktop variant ergens eind mei 2019 het levenslicht ziet.

In het kader van de 4 jarige ondersteuning (backwards compatible) van socket AM4 zou Zen 2 eerder gepresenteerd kunnen worden natuurlijk, maar ik denk dat zo rond eind mei 2019 wel aannemelijk is.

[Help!!!!]

Als de X570 op Computex komt, lijkt het vrij zeker dat je dan ook ongeveer de Ryzen versie van Zen 2 krijgt. Ik stop elke maand alvast wat centjes in een oude sok.

Wel wat verder weg dan ik gehoopt had maar in lijn met wat ik verwachtte. Eerst moet Epyc op stoom gebracht worden.

[Verwijderd]

EaS schreef op zondag 2 december 2018 @ 00:58:
[...]


'X570 Launch at Computex' (May 28 – June 1, 2019). Een X570 chipset introductie zonder CPU lijkt me ook een vrij kale bedoening (maar kan natuurlijk).

Als we de X470 launch als voorbeeld nemen:
[Afbeelding]

...en de lancering van de bijbehorende Ryzen 12nm varianten op 19 april dit jaar, dan lijkt het aannemelijk dat de Zen 2 desktop variant ergens eind mei 2019 het levenslicht ziet.

Help!!!! schreef op zondag 2 december 2018 @ 09:17:
Als de X570 op Computex komt, lijkt het vrij zeker dat je dan ook ongeveer de Ryzen versie van Zen 2 krijgt. Ik stop elke maand alvast wat centjes in een oude sok.

Ook mijn gedachte. De centjes zitten al in een oude sok, voor heel het systeem (ook Navi en minstens 1 1 TB SATA-SSD, mogelijk ook een NVMe afhankelijk van de ontwikkeling, die kan ik altijd later nog eens aansluiten) met uitzondering van de kast en voeding na die ik al klaar heb liggen. Een moederbord-launch heeft geen zin op het moment dat er nog geen CPU verkrijgbaar is, normaal gesproken komen beide producten tegelijkertijd beschikbaar.
Behalve bij Ryzen1 omdat AMD meer haast had dan de moederbordbedrijven en er wat probleempjes waren.

Wel wat verder weg dan ik gehoopt had maar in lijn met wat ik verwachtte. Eerst moet Epyc op stoom gebracht worden.

Ik had gehoopt dat het 1-2 maanden eerder zou zijn maar ik had niets verwacht buiten dat het in q2 zou gebeuren. Je weet bij een CPU nooit hoe lang het duurt voordat je die laatste optimalisaties hebt doorgevoerd. Ik heb geen idee wat de reden is dat ze het wat later doen, ik hoop dat het niets met CES of marketing te maken heeft maar dat er een technische reden voor is maar ik vrees dat er ook andere factoren meespelen.

[Stefanovic45]

Verwijderd schreef op zaterdag 1 december 2018 @ 19:46:
Iets meer als 100 euro en je hebt een vrij compleet bord. Of was dit ook boven budget?

pricewatch: ASRock Fatal1ty B450 Gaming-ITX/ac

Waarschijnlijk kom ik wel bij dat moederbord uit ja, maar er zitten behoorlijk wat extraatjes op het bord die ik niet perse nodig hebt ( wifi, redelijk uitgebreide VRM's, audio en LAN). Ik zou al tevreden zijn met minder luxe voor rond de € 70.

[Verwijderd]

AMD Outsells Intel 2 to 1 at Germany’s Largest E-Tailer in November
Van Reddit: https://www.reddit.com/r/...nother_stellar_month_for/






Edit
Interessant nieuws over Ryzen3 van een medewerker van een partner van AMD.

- Ryzen3 krijgt minstens 12 kernen, maximaal 16. AMD maakt in ieder geval een afweging tussen klokfrequentie en aantal kernen. Ik weet niet of dat er andere factoren spelen (geheugen bandbreedte)

- Backwardscompatibiliteit is niet gegarandeerd. Redenen: VRM's van oudere moederborden die het niet aankunnen, nieuwe generatie aansluitingen (ja, meervoud) en omdat de moederbordbedrijven slechts 16 MB beschikbaar hebben voor de BIOS en ze toch ook graag een leuk uitziend menu hebben en dus niet al die extra data willen.

- Nog steeds twee geheugenkanalen

- AMD werkt harder aan RAM-compatibiliteit, probeert 3200 MT/s te ondersteunen. Volgens hem zouden moederbordbedrijven niet zelf iets mogen tweaken en is het volledig afhankelijk van AMD.

- Ze werken nu nog vooral hard aan het verminderen van de inter-CCX latency (mijn speculatie.

- Het platform krijgt PCIe4-lanes en USB 3.2

- Ryzen3 wordt samen met AM4 gelanceerd op Computex en ze zullen eveneens een nieuwe grafische kaart lanceren.


Dat is het. Ik kijk in mijn glazen bol en ik voorzie dat er binnen 24 uur een berichtje op WCCFTech staat over dit nieuws.

[ Voor 117% gewijzigd door Verwijderd op 04-12-2018 13:37 ]

[Help!!!!]

Ryzen 3 (obv Zen 2) op CES lijkt me wel erg vroeg. Zeker voor een hardlaunch.

Ook die eerdere leak met X570 eind Q2 lijkt me wat logischer en een Ryzen 3 launch zonder X570 klinkt ook niet helemaal logisch.

Maar goed we zullen zien. Liever eerder dan later natuurlijk

[vectormatic]

Verwijderd schreef op maandag 3 december 2018 @ 14:06:

- Backwardscompatibiliteit is niet gegarandeerd. Redenen: VRM's van oudere moederborden die het niet aankunnen, nieuwe generatie aansluitingen (ja, meervoud) en omdat de moederbordbedrijven slechts 16 MB beschikbaar hebben voor de BIOS en ze toch ook graag een leuk uitziend menu hebben en dus niet al die extra data willen.

Ja maar, ja maar... ik wil helemaal mn upgrade niet nog wat langer uitstellen... Maar nu instappen en dan over een paar maanden tot de conclusie komen dat het upgrade-pad er niet is.....

[Verwijderd]

Help!!!! schreef op dinsdag 4 december 2018 @ 08:49:
Ryzen 3 (obv Zen 2) op CES lijkt me wel erg vroeg. Zeker voor een hardlaunch.

Sorry, het is Computex, ik was in de war met de beursen. Het is eind mei.

vectormatic schreef op dinsdag 4 december 2018 @ 09:30:
[...]




Ja maar, ja maar... ik wil helemaal mn upgrade niet nog wat langer uitstellen... Maar nu instappen en dan over een paar maanden tot de conclusie komen dat het upgrade-pad er niet is.....

Het lijkt vooral bij de moederbordfabrikanten te liggen die graag willen dat AMD het niet backwardcompatibel maakt. Ik hoop dat in ieder geval de high-end X370- en X470-moederborden (zoals de Taichi) compatibel zijn met Ryzen3.

[ Voor 52% gewijzigd door Verwijderd op 04-12-2018 13:40 ]

[Sp3ci3s8472]

Verwijderd schreef op maandag 3 december 2018 @ 14:06:
- Backwardscompatibiliteit is niet gegarandeerd. Redenen: VRM's van oudere moederborden die het niet aankunnen, nieuwe generatie aansluitingen (ja, meervoud) en omdat de moederbordbedrijven slechts 16 MB beschikbaar hebben voor de BIOS en ze toch ook graag een leuk uitziend menu hebben en dus niet al die extra data willen.

Ergens is dit logisch, ik denk dat de nu highend borden met goede vrm's prima de 12 kern variant aankunnen. Midrange borden niet, ik ga er wel van uit dat de midrange borden gewoon de R3 en R5 processoren ondersteunen.

Maar dit is mijn kijk op de zaak.

[NitroX infinity]

Waarom zouden de VRM's van mindere borden niet meer cores aankunnen? Vergeet niet, we hebben het over 12 of 16 cores op 7nm vs. 8 cores op 14nm/12nm.

Ik denk dat het stroomverbruik van een 16 core op 7nm echt niet zoveel meer is dan een 8 core op 14nm. Immers, stroombesparing van 7nm ten opzichte van 14nm is zo'n 50% als al het andere gelijk is, toch?

[Dennism]

NitroX infinity schreef op dinsdag 4 december 2018 @ 16:11:
Waarom zouden de VRM's van mindere borden niet meer cores aankunnen? Vergeet niet, we hebben het over 12 of 16 cores op 7nm vs. 8 cores op 14nm/12nm.

Ik denk dat het stroomverbruik van een 16 core op 7nm echt niet zoveel meer is dan een 8 core op 14nm. Immers, stroombesparing van 7nm ten opzichte van 14nm is zo'n 50% als al het andere gelijk is, toch?

Bij gelijke performance +-50% minder inderdaad ja, bij gelijk verbruik zo'n 25% meer performance gaf AMD inderdaad aan.

Als AMD dan en het aantal cores gaat verhogen en de performance relatief gezien flink zal verhogen dan vraag ik me wel af of dat binnen hetzelfde powerbudget valt. De vraag is echter ook nog steeds hoe het design van Zen 2 eruit komt te zien voor de desktop. Er even van uitgaande dat Zen 2 op de desktop ook zo'n I/O die krijgt op 14nm zal je dus al minder "winnen" omdat een deel van je chip niet naar het potentieel zuinigere 7nm zal gaan.

Sp3ci3s8472 schreef op dinsdag 4 december 2018 @ 15:14:
[...]


Ergens is dit logisch, ik denk dat de nu highend borden met goede vrm's prima de 12 kern variant aankunnen. Midrange borden niet, ik ga er wel van uit dat de midrange borden gewoon de R3 en R5 processoren ondersteunen.

Maar dit is mijn kijk op de zaak.

Dit zie ik eigenlijk niet snel gebeuren, ik verwacht niet dat er fabrikanten gaan zijn die gaan zeggen op dat X470 en X370 werkt de "3700X" wel en op dat X470 en X370 bord werkt hij niet, maar daar kan je wel weer een "3600X" op kwijt. Lijkt me veel te verwarrend, ik zou ook niet verwachten dat AMD daar erg happig op zal zijn.

Mogelijk dat ze nog gaan differentieeren op X en B series chipset, maar ik verwacht eigenlijk dat het of een "het werkt" zal worden of een "het werkt niet" en dan gelijk voor de hele serie.

[ Voor 30% gewijzigd door Dennism op 04-12-2018 17:06 ]

[Sp3ci3s8472]

Dennism schreef op dinsdag 4 december 2018 @ 17:02:
[...]
Dit zie ik eigenlijk niet snel gebeuren, ik verwacht niet dat er fabrikanten gaan zijn die gaan zeggen op dat X470 en X370 werkt de "3700X" wel en op dat X470 en X370 bord werkt hij niet, maar daar kan je wel weer een "3600X" op kwijt. Lijkt me veel te verwarrend, ik zou ook niet verwachten dat AMD daar erg happig op zal zijn.

Mogelijk dat ze nog gaan differentieeren op X en B series chipset, maar ik verwacht eigenlijk dat het of een "het werkt" zal worden of een "het werkt niet" en dan gelijk voor de hele serie.

Helaas is een X bord niet meteen garantie dat de VRM's goed zijn. Volgens mij heeft Buildzoid daar een video over. Zover ik weet heb ik een oke bord en zou ik er waarschijnlijk een 12 core in kunnen zetten. Hij had als stelregel, borden onder de 150 euro hebben geen fantastische VRM oplossingen.

Wat ik overigens best frappant vind.... is dat je vroeger borden van 200 euro had voor de enthausiast markt. Dat was het, tegenwoordig gaat het meer richting de 300 euro. Dit terwijl er tegenwoordig geen eigen chipset meer op hoeft omdat haast alles op de CPU zit .

[ Voor 19% gewijzigd door Sp3ci3s8472 op 04-12-2018 17:19 . Reden: quote ]

[DaniëlWW2]

Tja, ik geloof er ook weinig van. Ik zie AMD bijvoorbeeld geen 140W TDP CPU's lanceren, en zelfs die zouden in principe nog moeten werken op de meeste AM4 bordjes. TDP is natuurlijk geen verbruik, maar aangezien we naar fors kleinere transistoren gaan, zal lekstroom wederom toe gaan nemen. Meer lekstroom = meer hitteproductie. Natuurlijk is dit een gigantische versimpeling, maar ik vermoed dat de verhouding tussen TDP en verbruik, meer richting een relatief hoger TDP voor een vergelijkbaar verbruik zal verschuiven.

Ik zie dan ook weinig redenen om aan te nemen dat een 95W TDP Zen 2 chip, meer zal verbruiken dan een vergelijkbare Ryzen 2000. Ook geloof ik niet in meer dan 8c. Mocht het toch gebeuren, en gaat het werkelijk om 16c, dan ga je daar potentieel chips zien zien meer verbruiken dan een 2700X met een max OC. Dat is nu 180W en een nep acht fasen VRM met een beetje heatsink kan dat al aan.

[ Voor 12% gewijzigd door DaniëlWW2 op 04-12-2018 17:33 ]

[Verwijderd]

Voor wie liever het artikel leest in plaats van de video te bekijken, hier staat het artikel.
http://www.redgamingtech....0-support-more-exclusive/

Daniël gaat die 12+ kernen nog niet geloven wanneer AMD het zelf heeft aangekondigd.

Sp3ci3s8472 schreef op dinsdag 4 december 2018 @ 15:14:
[...]


Ergens is dit logisch, ik denk dat de nu highend borden met goede vrm's prima de 12 kern variant aankunnen. Midrange borden niet, ik ga er wel van uit dat de midrange borden gewoon de R3 en R5 processoren ondersteunen.

Maar dit is mijn kijk op de zaak.

Dat er X470-moederborden met slechte/matige VRM's vind ik geen reden om ook met de goede X470 moederborden niet Ryzen3 te ondersteunen (waarmee ik niet stel dat ze het zullen doen). Ik vermoed dat het pas een probleem wordt wanneer je alles eruit perst. Die 12+ kernen op 4,0 GHz zal wellicht nog wel gaan (de helft van het vermogen bij een niet gespecificeerde klokfrequentie, je mag op 2/3de van het vermogen per kern uitkomen om hetzelfde vermogen te halen) maar 12+ keren wanneer je bij de laatste powerwall(s) zit. Ik vraag me af of dat marketing/PR van de moederbordbedrijven hier ook achter zit. Stel dat mensen op zo'n moederbord met slechte of matige VRM's een Ryzen3 CPU stoppen en dat die met volle boost werkt en dan gaan er componenten stuk...
Liever dan maar voor geen enkele oudere AM4-moederbord het toestaan zodat je niet door het ijs zakt met al die mindere examplaren die er ook tussen zitten?

Hoe dan ook, dat was slechts een van de drie redenen die hij noemde. Die 16 MB grootte van de BIOS zouden ze ook nogal een probleem vinden. Je kan het gemakkelijker kleiner maken door de menus soberder te maken (geen fancy graphics) maar dat willen ze niet want dat verkoopt minder goed.

offtopic:
Zo'n lelijke oude OEM-bios die wel heel erg lelijk (en traag) is met een lichtblauwe achtergrond en 1 kleur veel te kleine letters is het andere uiterste maar ik vind het niet erg als je de graphics wat minder fancy maakt om die compatibiliteit te verbeteren.

Dennism schreef op dinsdag 4 december 2018 @ 17:02:
Als AMD dan en het aantal cores gaat verhogen en de performance relatief gezien flink zal verhogen dan vraag ik me wel af of dat binnen hetzelfde powerbudget valt.

Daar zit inderdaad het 'probleem'. AMD wil graag competitief zijn voor gaming (het liefst Intel verslaan) en zoveel mogelijk kernen bieden. Ik ben er hartstikke een voorstander van het dat vermogen dan maar wat omhoog gaat, je kan het altijd zelf lager klokken als het je niet bevalt.

[ Voor 16% gewijzigd door Verwijderd op 04-12-2018 18:37 ]

[DaniëlWW2]

AdoredTV heeft ook weer een leak. Kennelijk andere bron, maar vergelijkbare waarden. Zou het dan toch dat AMD gewoon vol voor de kill gaat? 16c/32t mainstream CPU's met 5,1GHz boost, $230 voor een 8c/16t 4,8GHz boost R5 3600X of $100 voor een 6c/12t 4GHz R3 3300.

[ Voor 29% gewijzigd door DaniëlWW2 op 04-12-2018 22:01 ]

[Saturnus]

Zie ik daar Duron?

[NitroX infinity]

Als het waar is wat AdoredTV zegt, dan is AMD geld aan het weggooien door die CCX'en met 6 en 8 functionele cores niet in Rome te stoppen. En zijn bron kan hetzelfde zijn als die bron op Reddit.

[Saturnus]

NitroX infinity schreef op dinsdag 4 december 2018 @ 23:24:
En zijn bron kan hetzelfde zijn als die bron op Reddit.

Moest ik ook aan denken. Met zijn openheid van de laatste paar video's kan er best iemand misbruik van maken die diep in de AMD aandelen zit en hoopt op een soort 'tech viral.'

[enchion]

NitroX infinity schreef op dinsdag 4 december 2018 @ 23:24:
Als het waar is wat AdoredTV zegt, dan is AMD geld aan het weggooien door die CCX'en met 6 en 8 functionele cores niet in Rome te stoppen. En zijn bron kan hetzelfde zijn als die bron op Reddit.

Misschien daarom de flink hogere prijsstelling voor de 16 core CPU`s, en btw ze hoeven niet allemaal precies tegelijkertijd uit te komen, kan een paar maanden spreiding in zitten.

[-The_Mask-]

NitroX infinity schreef op dinsdag 4 december 2018 @ 23:24:
Als het waar is wat AdoredTV zegt, dan is AMD geld aan het weggooien door die CCX'en met 6 en 8 functionele cores niet in Rome te stoppen.

Waarom geld weggooien? Een miljoen maal 100 euro winst op een desktop CPU is bijvoorbeeld 100 miljoen euro winst. Als je dat tegenover 1000 server CPU's zet waarop elk 1000 euro winst wordt gemaakt is maar één miljoen euro winst. Dat is een factor 100 minder.

En zijn bron kan hetzelfde zijn als die bron op Reddit.

Dat dacht ik idd ook, daarnaast lijkt het mij meer op iets wat iemand graag wil dan dat het logisch is.

Bijvoorbeeld een 14nm I/O chip met DDR4, HBM en GDDR6 geheugencontroller is natuurlijk alles behalve goedkoop. Niet logisch om zoiets op alle CPU's te hebben.

En als je dan zo'n grote chip hebt waar haal je dan de ruimte vandaan om dan ook nog 15, 14 of 20CU's kwijt te kunnen? En dan moet je er ook nog HBM op plaatsen. Immers kun je geen GDDR6 kwijt, dat kan alleen maar met een geheel nieuw custom platform.

[Verwijderd]

Shut up and take my money! Dat AMD een R9 invoert zal jullie zeker niet verbazen? Op papier vind ik met name de 3700X en de 3850X interessant. Waar je bij de 2700 50% meer betaalt voor 33% meer kernen krijg je deze keer 50% meer kernen voor een 50% hogere prijs. Het aantrekkelijke aan die 3850X is dat je 1 CCX volledig kan uitschakelen en dan in essentie een monolithische octacore-CPU met een shitload aan cache en de twee geheugenkanalen beschikbaar hebt.
Wat deze lek meer geloofwaardigheid geeft is dat het goed aansluit bij de lekkers die RedGamingTech en Coreteks informeerden: geen backwards-compatibility en 12-16 kernen bij RedGamingtech en heel de line-up van Navi bij Coreteks met slechts $50 prijsverschil voor de 'grote' Navi. Over 5 weken (CES) zullen we het bevestigd zien indien het juist is. Het lijkt erop dat de informant van RedGamingTech wat outdated informatie had (langer geleden) en dat die van AdoredTV meer up to date is.

Ik vind het teleurstellend dat er geen uitzondering wordt gemaakt voor de toppers zoals de Taichi die meer dan 200W kan leveren, ik zou liever zien dat ze enkel moederborden locken (eventueel de boost verlagen) voor R9 als de VRM's niet goed genoeg zijn: je beschermt de klanten die domme dingen doen maar je laat mensen niet een moederbord upgraden terwijl het moederbord prima geschikt is voor die CPU.

Inhakende op Daniël.
Uiteraard gaat AMD vol voor de kill, ze zijn daar volgens mij al 2 jaar lang heel erg duidelijk over geweest. Marktaandeel, marktaandeel, marktaandeel! Intel meer kernen, AMD verlaagt de prijzen. Niet 1 keer maar meerdere keren. AMD gaat vol voor de kill! AMD heeft eindelijk de betere node dan Intel, waarom daar niet gebruik van maken en zo agressief mogelijk zijn? Daarnaast nemen de marges voor AMD weer toe. Overigens is er ook nog het gerucht dat Intel zich nogal zorgen zou maken over Ryzen3, met deze line-up is het niet moeilijk om in te zien waarom Intel bezorgd is. Dit is op alle fronten een smashing dunk voor AMD, zelfs voor gaming indien je bij die 3850X 1 CCX kan uitschakelen.

Een paar interessante vragen.

• Waarom kost de APU minder dan de CPU bij evenveel kernen? Enkel omdat het de bottom of the barrel CPU-kernen heeft?
• Hoe groot gaat het verschil in performance tussen non-X modellen (handmatig overklokt) en X-modellen?
• Hoe groot is de inter-CCX latency en hoe varieert dat in functie van de klokfrequentie van de RAM?
• Hoeveel overklokruimte is er bovern op de boost? Het 'TDP'-verschil tussen de 3700 en 3700X is niet heel erg groot, dat suggereert dat misschien ook nog wel wat meer dan 5,0 GHz mogelijk is.
  Ja, het is waanzin om het zo hoog te klokken maar het is leuk als het kan.
• Gaat AMD een softwareoplossing aanbieden om vanuit het besturingssysteem 1 CCX uit te schakelen? Dat zou een mooie dealsweetener zijn voor die R9-CPU (voor die ultrafanatieke CS:Go spelers), je hebt dan immers nog 8 kernen beschikbaar waarmee alle spellen zeer goed worden ondersteund.
• Het verschil in klokfrequentie tussen de twee R9-CPU's tussen wat eerder gepland zou zijn en wat nu gepland is erg groot. Indien juist dan zou dat wijzen op hele goede yields in vergelijking met wat was verwacht.

Hypetrain!!!!! Ook voor Navi.

NitroX infinity schreef op dinsdag 4 december 2018 @ 23:24:
Als het waar is wat AdoredTV zegt, dan is AMD geld aan het weggooien door die CCX'en met 6 en 8 functionele cores niet in Rome te stoppen. En zijn bron kan hetzelfde zijn als die bron op Reddit.

Tenzij de yields goed zijn en ze meer dan genoeg 6C/8C delen hebben op die chiplets die ongeveer zo groot zijn als wat in een telefoontje zit. Het werd eerder gelekt dat het boven verwachting goed gaat. Daarnaast zou die inter-CCX latency penalty wel eens groter kunnen zijn met 4 kernen per chiplet in vergelijking met 6 kernen per chiplet en die R9 CPU's zullen helemaal geen probleem zijn, dat is het CPU-equivalent van een 2080 Ti (maar gelukkig veel minder duur ). Leuk voor de enthusiasts maar niet dermate veel verkocht dat dat snel een probleem zal zijn.
Zoals Mask aangeeft, hoewel de server-markt enorm veel groeipotentieel geeft heeft AMD nu nog een verwaarloosbaar klein aandeel. AMD zal bijvoorbeeld moeten wachten totdat bedrijven toe zijn aan een upgrade. Over een losse chiplet voor de geheugencontrollers heeft die bron van AdoredTV niets gezegd, dat is iets waar hij zelf aan vast houdt. Het is ook mogelijk dat die Navi-CPU's het weer moeten doen met de RAM maar dan is het de vraag of dat het zin heeft dat je er zoveel CU's op stopt. In principe kan je twee keer zoveel kwijt op dat deel qua GPU dus dat deel geloof ik wel. Het geheugen is een lastiger verhaal.
Tenzij deze APU speciaal voor laptops (op het moederbord geïntegreerd) wordt gebruikt of ze een nieuwe socket gaat gebruiken die ruimte biedt aan een grotere APU en deze APU's enkel in die nieuwe socket kunnen.

[ Voor 54% gewijzigd door Verwijderd op 05-12-2018 00:49 ]

[Verwijderd]

-

[ Voor 99% gewijzigd door Verwijderd op 05-12-2018 00:42 ]

[Temujin]

-The_Mask- schreef op dinsdag 4 december 2018 @ 23:49:
Dat dacht ik idd ook, daarnaast lijkt het mij meer op iets wat iemand graag wil dan dat het logisch is.

Bijvoorbeeld een 14nm I/O chip met DDR4, HBM en GDDR6 geheugencontroller is natuurlijk alles behalve goedkoop. Niet logisch om zoiets op alle CPU's te hebben.

En als je dan zo'n grote chip hebt waar haal je dan de ruimte vandaan om dan ook nog 15, 14 of 20CU's kwijt te kunnen? En dan moet je er ook nog HBM op plaatsen. Immers kun je geen GDDR6 kwijt, dat kan alleen maar met een geheel nieuw custom platform.

De I/O die hoeft natuurlijk niet al deze controllers te bevatten. HBM enkel voorbehouden voor datacenter, welke op VEGA 7nm lijken te blijven draaien ipv navi. Navi zou in theorie dus geen HBM controller hoeven te hebben.

Vervolgens zou AMD in prima met enkel DDR4 support af kunnen doen. GDDR6 blijft voorbehouden voor de dGPU's die monolitisch gebakken worden (afgaande op david wang en mark papermaster hun opmerkingen over geen MCM voor Navi).

[-The_Mask-]

Temujin schreef op woensdag 5 december 2018 @ 08:38:
[...]


De I/O die hoeft natuurlijk niet al deze controllers te bevatten. HBM enkel voorbehouden voor datacenter, welke op VEGA 7nm lijken te blijven draaien ipv navi. Navi zou in theorie dus geen HBM controller hoeven te hebben.

Het hoeft niet, maar het is wel de enige theoretische mogelijkheid voor een highend AM4 APU. En het staat in de video, is Adored zijn bedenksel.

Vervolgens zou AMD in prima met enkel DDR4 support af kunnen doen. GDDR6 blijft voorbehouden voor de dGPU's die monolitisch gebakken worden (afgaande op david wang en mark papermaster hun opmerkingen over geen MCM voor Navi).

Met DDR4 kom je sowieso nooit weg met zulke APU's, tenzij je octochannel geheugencontroller inbouwd, maar ook dat is totaal onrealistisch.

[Temujin]

-The_Mask- schreef op woensdag 5 december 2018 @ 09:02:
[...]

Het hoeft niet, maar het is wel de enige theoretische mogelijkheid voor een highend AM4 APU. En het staat in de video, is Adored zijn bedenksel.

[...]

Met DDR4 kom je sowieso nooit weg met zulke APU's, tenzij je octochannel geheugencontroller inbouwd, maar ook dat is totaal onrealistisch.

Ik zie in de video niet terugkomen dat de IO die in ryzen zowel beschikt over een HBM als een GDDR6 alswel DDR4 controllers.

Daarnaast kun je enkel aan de hand van de prijzen van de G series al vrij snel constateren dat er geen GDDR6 of HBM op de package zit. Dit zou de prijzen namelijk behoorlijk omhoog geduwd hebben.

Dat dit betekend dat we bandwith choked iGPU's krijgen.. Tjah, niet de eerste keer helaas. Wellicht dat AMD juist hierom zo hard voor DDR5 aan het pushen is, en tot die tijd hard werkt aan support voor high speed DDR4.

[Case_C]

Gisteren ook dat filmpje van Adored langs zien komen, denk dat de R7 3700x echt een klapper gaat worden die makkelijk 5 tot 6 jaar mee kan gaan. Vind alleen de boost-speeds wat lastig te geloven, en zou ze toch 100-200mhz lager inschatten dan Adored daar doet. Maar zelfs dan nog vind ik het een geweldige stap t.o.v. de vorige generatie.

Van 8 threads naar 24, voor een high-end systeem. Denk wel dat de meest gebruikte software/games niet meer dan 16 threads gaan gebruiken in de komende jaren, maar dan houd je nog wat ruimte voor andere taken.

[-The_Mask-]

Temujin schreef op woensdag 5 december 2018 @ 09:14:
[...]


Ik zie in de video niet terugkomen dat de IO die in ryzen zowel beschikt over een HBM als een GDDR6 alswel DDR4 controllers.

Zie 17:35 daar kun je het zien.

Daarnaast kun je enkel aan de hand van de prijzen van de G series al vrij snel constateren dat er geen GDDR6 of HBM op de package zit. Dit zou de prijzen namelijk behoorlijk omhoog geduwd hebben.

Precies en juist daarom klinkt het allemaal helemaal niet logisch wat er in de video wordt verkondigd.

Dat dit betekend dat we bandwith choked iGPU's krijgen.. Tjah, niet de eerste keer helaas. Wellicht dat AMD juist hierom zo hard voor DDR5 aan het pushen is, en tot die tijd hard werkt aan support voor high speed DDR4.

We hebben het hier over een IGP welke al bijna dubbel zoveel streamprocessors heeft als Vega 11 in de Ryzen 5 2400G en waarschijnlijk ook nog een hogere klokfrequentie, dus ongeveer dubbel zo krachtig zal zijn.

Je zou nog weg kunnen komen met quad-channel DDR4 maar ook dat is al een serieuze bottleneck. Als het een GPU zou zijn op een videokaart zou die qua bandbreedte ongeveer gecombineerd gaan worden met hexa-channel DDR4 op 3200MT/s.

Maar omdat het een APU is wil je ook nog bandbreedte voor de CPU over hebben, dual-channel 3200MT/s DDR4 voor het CPU gedeelte is hier ook logisch. Totaal kom je dus op octa-channel DDR4 3200MT/s om geen geheugenbottleneck te hebben voor zo'n APU.

Oftewel dit gaat sowieso nooit gebeuren. Enige echte mogelijkheid is een stack 4GB HBM2 geheugen met een bandbreedte tussen de 128 en 204GB/s afhankelijk van de klokfrequentie. Dat is ook wat Intel en AMD hebben gedaan met Kaby Lake G.

[ Voor 6% gewijzigd door -The_Mask- op 05-12-2018 10:36 ]

[Saturnus]

Maar wat is nu concreet jullie probleem hiermee?
Ik zit hier niet zo diep in maar wat ik begreep is dat dit alleen controllers zijn. Het geheugen zelf zit ergens anders. Voor HBM misschien wat apart.