Dit hoopte ik al, de extra register cache kan zowel helpen bij nuttige occupancy en ray tracing. Maar dan mag AMD wel de texture filter of mapping (?) units verbeteren:DaniëlWW2 schreef op zaterdag 13 augustus 2022 @ 21:18:
[...]
Ten eerste is dit per SIMD32. Er is geen SIMD van 4 naar 8. Het zou van 4x naar 8x SIMD32 per WGP gaan. Vergeet CU ook gewoon, dat lijkt nu echt compleet achterhaald te gaan worden.
Tweede is dat het dit is.
[Afbeelding]
Dat is een SIMD specifiek register waaruit de SIMD data kan trekken die nodig is voor nieuwe berekeningen. De reden waarom je dit zou vergroten is omdat naarmate een GPU groter word, je op een gegeven moment last krijgt van wachttijden omdat een berekening een stukje data mist. Dit is een van de redenen waarom grotere GPU's nooit lineair meesschalen. Dat AMD dit nu lijkt aan te pakken voor hun grotere chips, zegt ook wel iets over het oog voor detail en optimalisatie per SKU die er lijkt te komen. En ja, dit zou zeker een impact moeten hebben voor RT, juist voor RT.
RT is nu per definitie hybride. Je pakt een volledig gerenderd object en je laat er in feite nu boxes op los. Dit zijn Bounding Volume Hierarchies. Dit is een proces dat je een aantal keer herhaald totdat het object afdoende is ingedeeld. Vervolgens laat je het absoluut minimale aantal rays los op elke box. Die "bouncen" vervolgens op het object en dan heb je een ray die je kan tracen, RT dus. Vervolgens moet je het beeld ook denoisen omdat het er anders verschrikkelijk uitziet omdat je met geen mogelijkheid afdoende rays kan casten met huidige hardware. Dit is zeer data intensief.
Het is eigenlijk dit:
[YouTube: Ray Tracing The Next Week : Chapter 2 BVH]
Juist omdat voor AMD het logisch is om aan te nemen dat ze RT blijven doen met hun ALU's en een alternatief renderpad in hun TMU's, gaat die extra cache hier ook helpen. Immers wil AMD eigenlijk geen fixed function hardware hebben die extra ruimte inneemt en proberen ze hun spul zo veelzijdig mogelijk te maken.
Een ander is trouwens dat RDNA3 ook WMMA instructies gaat ondersteunen. Mijn persoonlijke vermoeden is dat ze hiervoor de "trans units" gaan opwaarderen en hiermee ook denoising gaan doen.
Zie: https://videocardz.com/ne...itecture-amds-tensor-core
Onder de streep (pun intended) denk ik dat AMD zeker ook hun RT performance niet zal negeren.
Ik heb van ray tracing de AMD white paper nog niet kunnen vinden. Linkje?While this system does offer greater flexibility and removes the need to have portions of the die doing nothing when there's ray tracing workload, AMD's first implementation of this does have some drawbacks. The most notable of which is that the texture processors can only handle operations involving textures or ray-primitive intersections at any one time.
kleine muisjes hebben grote wensjes: Beschuit Met Gestampte Mensjes