Pagina 21 laat het uitstekend zien: signalling gebeurt door om en om een stroombron in D+ of D- te gooien, dit is dus asymmetrisch. Symmetrische differentiële signalling laat een positieve stroom door de ene ader en een gelijke (meestal dezelfde) negatieve stroom door de andere ader lopen.
Met asymmetric differential signalling gebruik je aan de ontvangende zijde een voltage mode comparator (vaak gewoon een gate van een (J)FET met hoge gain) om de 'bits' te lezen, met symmetric signalling gebruik je een transconductance amplifier, die véél hogere bandbreedte heeft.
Over een symmetrisch aderpaar is het extreem belangrijk dat er een precieze stroom loopt door beide aderen, en als je dus de aderen ver van elkaar hebt zitten (of untwisted), kun je met de magie van inductie extra stroom of minder stroom genereren in de paren, wat zorgt voor een offset en dus datafouten. Bij asymmetrische aderparen is dit véél minder boeiend.
Voorbeelden van symmetrische differentiële signalling is bijv. PCIe en Ethernet. Ik weet niet of USB 3.0 symmetrisch is, aan de ene kant zou je zeggen van niet (gezien de transceivers behoorlijk warm worden ondanks dat er niet echt baanbrekende snelheden worden gehaald, bovendien is de bedoeling van USB dat het zo goedkoop mogelijk is in massaproductie), maar aan de andere kant kun je tegenwoordig 10Gbit/s eroverheen pompen, en dat is toch wel weer érg snel zelfs voor shielded switched differential.