Verzadiging van de FSB door de CPU
Doelstelling:
De bedoeling van deze thread is om zelf beter inzicht te krijgen tussen de verhouding van de bandbreedte en de verwerkingssnelheid van een processor.
Probleem:
Stel een Athlon XP cpu met een variabele cpu-clock en een vaste FSB van 200Mhz (400Mhz DDR), 64 bit breed.
* Er komt 6,4GB data per seconde toe naar de processor. Als we de clock zo hoog kunnen zetten zal de cpu op een bepaald moment de data zo snel kunnen verwerken dat de bus verzadigd geraakt. Van iedere opdracht die toekomt, wordt het resultaat al op de volgende puls (FSB clock) terug op de bus gezet.
> Gevolg: een verdere verhoging van CPU-clock is zinloos. De bottleneck = FSB.
Vraag 1:
- Wat zou die frequentie moeten zijn in het best case scenario in het geval van de XP?
(geen pipeline flushes, alle data in L1 cache, ...)
- Is er een verzadingspunt door de FSB? Een Athlon XP 4Ghz zou dan even goed presteren als een Athlon XP 10Ghz (fictieve getallen natuurlijk ;-) )
- Stel: de Athlon werkt op 2Ghz en benchmarken* die. We doen er 33% bij in cpu-clock. We benchmarken terug.
Vervolgens doen we hetzelfde voor de Athlon op 3Ghz, benchmarken en terug de clock 33% verhogen.
Zal de prestatiewinst gelijk zijn voor beide cpu's?
- Hoeveel bedraagt de huidige verzadiging van de FSB dan?
Vraag 2:
We stappen over naar het A64 platform. We werken nu wel met een HT-bus, maar voor het gemak stellen we dat de bandbreedte gelijk is (HT-bus op 800Mhz).
- Zal het verzadigingspunt zakken als we overstappen van 32-bit naar 64-bit mode? Indien wel, welke parameters zouden van belang zijn om te bepalen hoe hoog onze cpu-clock terug verlaagd moet zijn om ons verzadigingspunt op dezelfde hoogte te brengen?
Vraag 3:
Wat gebeurt er als we een multiplier van 1 hebben? FSB van 200Mhz en de CPU werkt ook aan 200Mhz.
Doelstelling:
De bedoeling van deze thread is om zelf beter inzicht te krijgen tussen de verhouding van de bandbreedte en de verwerkingssnelheid van een processor.
Probleem:
Stel een Athlon XP cpu met een variabele cpu-clock en een vaste FSB van 200Mhz (400Mhz DDR), 64 bit breed.
* Er komt 6,4GB data per seconde toe naar de processor. Als we de clock zo hoog kunnen zetten zal de cpu op een bepaald moment de data zo snel kunnen verwerken dat de bus verzadigd geraakt. Van iedere opdracht die toekomt, wordt het resultaat al op de volgende puls (FSB clock) terug op de bus gezet.
> Gevolg: een verdere verhoging van CPU-clock is zinloos. De bottleneck = FSB.
Vraag 1:
- Wat zou die frequentie moeten zijn in het best case scenario in het geval van de XP?
(geen pipeline flushes, alle data in L1 cache, ...)
- Is er een verzadingspunt door de FSB? Een Athlon XP 4Ghz zou dan even goed presteren als een Athlon XP 10Ghz (fictieve getallen natuurlijk ;-) )
- Stel: de Athlon werkt op 2Ghz en benchmarken* die. We doen er 33% bij in cpu-clock. We benchmarken terug.
Vervolgens doen we hetzelfde voor de Athlon op 3Ghz, benchmarken en terug de clock 33% verhogen.
Zal de prestatiewinst gelijk zijn voor beide cpu's?
- Hoeveel bedraagt de huidige verzadiging van de FSB dan?
Vraag 2:
We stappen over naar het A64 platform. We werken nu wel met een HT-bus, maar voor het gemak stellen we dat de bandbreedte gelijk is (HT-bus op 800Mhz).
- Zal het verzadigingspunt zakken als we overstappen van 32-bit naar 64-bit mode? Indien wel, welke parameters zouden van belang zijn om te bepalen hoe hoog onze cpu-clock terug verlaagd moet zijn om ons verzadigingspunt op dezelfde hoogte te brengen?
Vraag 3:
Wat gebeurt er als we een multiplier van 1 hebben? FSB van 200Mhz en de CPU werkt ook aan 200Mhz.
offtopic:
Benchmarken wordt zo gedaan dat de overige onderdelen geen bottleneck vormen. Graka/Mem/HD/... worden als ideale componenten voorgesteld
Benchmarken wordt zo gedaan dat de overige onderdelen geen bottleneck vormen. Graka/Mem/HD/... worden als ideale componenten voorgesteld
[ Voor 4% gewijzigd door Verwijderd op 06-09-2004 13:13 ]