Celeron met Hyperthreading

[Verwijderd]

Zoals bekend is de celeron in principe niets meer of minder dan een Northwood P4 met zo mogelijk een beschadigde cache. Dit zou betekenen dat HT ook aanwezig zou moeten zijn.

Mijn vraag is dan ook of deze technologie aan te zetten is dmv het flashen van het NVRAM van de cpu of dmv het linken van processor pootjes.

ik heb hier en daar rond gekeken maar niet echt een bevredigend antwoord gevonden dat uitlegt waarom het niet zodan wel gaat.

Iemand???

[Termi]

Ga misschien de datasheet lezen van beide CPU's Daar staat alles in over pin-setting, werking etc.

[NitroX infinity]

Als AMD een AthlonXP heeft gebakken waarvan een deel van de cache niet goed werkt, schakelen ze dat deel uit en verkopen ze de processor als een Duron.

Intel doet dit niet. De Celeron is een aparte CPU die _fysiek_ minder cache aan boord heeft (valt dus ook niet aan te zetten). Daarnaast wordt hyperthreading ook niet bij de Celeron ingebakken, anders was het gewoon een langzamere P4 met minder cache.

Het ontwerp van de Celeron is een ander ontwerp dan dat van de Pentium, wat gebaseerd is op de Pentium architectuur. Maar daar houdt het ook mee op.

Kortom, Celeron's zijn geen afgedankte Pentium's.

[ Voor 16% gewijzigd door NitroX infinity op 09-03-2004 17:01 ]

[Verwijderd]

De core is toch gewoon hetzelfde, zoals er was de williamette en nu de northwood core. Ik denk niet dat Intel een aparte lijn heeft voor hun celerons maar als jij mij een link kunt geven die zegt dat het wel zo is, wel ik dat best geloven.

[Whieee]

de nieuwe Celly's >2GHz zijn Northwood cores waarvan een stuk L2 cache is uitgeschakeld. Als ik me niet vergis wordt het uitgeschakelde deel ook kapot gelaserd, zodat het niet in te schakelen is. Ze zouden gek zijn om voor de celly's een fysiek andere core te bakken, dat is veel duurder, en die celly's moeten zo goedkoop mogelijk te produceren zijn --> ze nemen dus P4's die niet volstaan of waarvan de cache niet goed genoeg is.

[FragFrog]

Link heb ik helaas niet voor je, maar een celeron heeft voor zover ik weet toch echt een fysiek andere core dan een P4.

Verder kun je er ook vanuit gaan dat Intel genoeg moeite zal nemen om het niet in te laten schakelen, zo zijn ze daar ook wel weer

[ Voor 41% gewijzigd door FragFrog op 09-03-2004 17:36 ]

[Verwijderd]

So be it, jammer maar helaas

[jozy]

ook al KON je de hyperthreading functie inschakelen, dan had je nog niks aan die, wat zal het zijn, 3% snelheidswinst die hyperthreading je zal geven. Als je andere functies kon inschakelen, bijvoorbeeld de extra cache, had je er meer aan. Maar zoals eerder gesuggereerd in eerdere reply's, Intel is echt geen bedrijf dat zo dom is om dat bijv dmv L1 bruggetjes en dergelijke te activeren ofzo.

Ga er maar vanuit dat als je een Celly koopt, je echt een Celly hebt.

Bovendien zal een bedrijf geen research doen naar low-end processors hoor. Dat zou weggegooid geld zijn. Ze produceren zo goed mogelijke processors en als een bepaald deel uitgeschakeld word, of door een productiefout of door het bedrijf zelf, zal het als een processor van minderwaardige kwaliteit verder verkocht worden.

Kijk bijvoorbeeld naar videokaarten. ATi gaat niet 9800 xt's maken en dan ff een aparte slomere versie uitvinden.... Als bepaalde pipelines niet heel zijn gebleven, verkopen ze die gewoon als een slomere versie. Thats it

[ Voor 38% gewijzigd door jozy op 09-03-2004 20:32 ]

[Verwijderd]

En daar boven op zou ik het heel knap vinden als je het voor elkaar krijgt om het NVRAM van zo'n ding te flashen. Vooral omdat dat mogelijkheden geeft om de multiplier aan te passen of andere ingebakken specs van Intel's.

[Verwijderd]

In de tijd dat ik nog stageliep vertelde een vertegewoordiger van Intel dat dit ook op de celerons zou komen, samen met meer cache geheugen. Het duurt altijd wat langer met de celly's

[The Third Man]

Celerons zijn altijd Pentiums met gedeeltelijk uitgeschakelde cache geweest (of zelfs helemaal (Covington)). AMD doet dit pas sinds de Thornton en de Applebred, dus alleen de Durons met de Morgan core en ouder hadden dmv een ander ontwerp minder cache.

[Luxx]

Is het overigens al bekend wat er precies met de Prescott celerons gaat gebeuren. Doordat deze meer cache hebben zou HTT hier best eens nuttig kunnen worden. Ook heeft de Prescott nu de PNI (sse3, of krijgen celerons dit ook?) om zich te onderscheiden, dus misschien kan HTT Naar het budget worden geschoven?

[Verwijderd]

Toch maar eens de blueprints van de Northwood P4 en de Northwoord Celly vergelijken.

[Mister_X]

zoiezo werken al die celly's nog maar op de 400mhz bus... geen echte p4 dus!

[The Third Man]

Mister_X schreef op 09 maart 2004 @ 23:58:
zoiezo werken al die celly's nog maar op de 400mhz bus... geen echte p4 dus!

Ten eerste werken de Celerons op een 100 MHz bus (met QDR welliswaar), ten tweede hebben de Pentium 4's dat ook vanaf het begin gedaan. Zelfs tot en met 2,6, al was er toen al een 133 MHz variant (de B, C = 200 MHz) uitgekomen. _{Ten derde is het 'sowieso'}

[ Voor 4% gewijzigd door The Third Man op 10-03-2004 12:05 ]

[dion_b]

FragFrog schreef op 09 maart 2004 @ 17:35:
Link heb ik helaas niet voor je, maar een celeron heeft voor zover ik weet toch echt een fysiek andere core dan een P4.

Niet waar, dat was alleen bij de Mendocino (300A-533MHz) zo, die leek meer op een P2-mobile maar was sowieso een uniek ontwerk. Alle andere Celera zijn gewoon Pentium cores (Covington is een Deschutes zonder enige externe cache, CuMine, Tualatin, Willamette en Northwood gewoon met halve cache).

Verder kun je er ook vanuit gaan dat Intel genoeg moeite zal nemen om het niet in te laten schakelen, zo zijn ze daar ook wel weer

Valt erg mee, denk aan de manier waarop SMP en 100MHz FSB bij de Mendocino uitgeschakeld waren, daar wist men in zeer korte tijd omheen te komen

Lekkere Kwal schreef op 09 maart 2004 @ 21:30:
Celerons zijn altijd Pentiums met gedeeltelijk uitgeschakelde cache geweest (of zelfs helemaal (Covington)). AMD doet dit pas sinds de Thornton en de Applebred, dus alleen de Durons met de Morgan core en ouder hadden dmv een ander ontwerp minder cache.

Nope, zie dus de Mendocino verhaal hierboven.

Mister_X schreef op 09 maart 2004 @ 23:58:
zoiezo werken al die celly's nog maar op de 400mhz bus... geen echte p4 dus!

Je bedoelt een 100MHz bus

Sowieso wordt bussnelheid door moederbord bepaald, maar het verschil met P4 zit'm in de cachehoeveelhid. De architectuur is enorm op cache geent, haal die cache weg en je castreert het.