AMD64 en windows-on-windows (WoW) SMP of niet?

[Verwijderd]

Ik ben nu een beetje op het internet aan het rond struinen om het antwoord op de volgende vraag te vinden:

Als je op je P4 HTT aanzet krijg je krijg je 2 CPU's te zien, maar dan gingen bepaalde processen alleen maar via een vaste instructieset langs de desbetreffende core. Nu AMD een x86-64 CPU met 32-bit ondersteuning uit heeft, kun je nu dan daadwerkelijk spreken van 2 onafhankelijke cores? Ik bedoel dit: Je draait een spel via WoW op de x86-32 core en in de tussentijd staat de x86-64 core "niets" te doen.

Of moet ik het zo zien: de CPU bestaat uit 2 lagen en de 64-bit laag laat alle 32-bit instructies door naar de 32-laag, waarbij beide delen synchroon het werk afhandelen. De CPU kan dus niet tegelijkertijd 32-bit instructies doorgeven en tegelijkertijd 64-bit instructies verwerken?

Voor de mensen die al op zo een ding werken onder linux: klopt één van bovenstaande ook voor dit besturingssyteem?

[BalusC]

De CPU is voorzien van één core en twéé instructiesets. In geval van 32bits handelingen wordt alleen de daarvoor bestemde instructieset gebruikt en vice versa Een 64bits Operating System is backwards compatible, dus je kunt 32bits software installeren en daar gewoon gebruik van maken. Het OS en de CPU zorgen dan ervoor dat de juiste instructiesets worden gebruikt

Zie ook de [rml][ Discussie] AMD Athlon 64 & Opteron - Deel 3[/rml] en de voorafgaande delen. Interessant leesvoer

SMP is trouwens iets heel anders. Hierbij spreken we over twee onafhankelijke CPU's, elk met een eigen core en cacheruimte. Een CPU met meerdere instructiesets en/of hyperthreading maken nog geen SMP. Wellicht dat de zgn. Dual Core CPU's die aan zitten te komen (Itanium Montecito e.a.) pas onder SMP geschaald zullen worden.

[ Voor 41% gewijzigd door BalusC op 19-12-2003 12:32 ]

[Verwijderd]

OK! Antwoord duidelijk en ontvangen...

Wel nog een ding: kon zo gauw uit deel 2 en 3 niet zo gauw opmaken of de Athlon 64 en/of Opteron in staat is om processen net als de P4 met een soort van HTT te verwerken. Of heb ik nu alweer te snel er doorheen gelezen? (tis ook wel een beetje onoverzichtelijk)

Er is in principe toch niets dat de core belet om 2 instructiesets tegelijkertijd te gebruiken?

[BalusC]

AMD CPU's kennen geen enkele vorm van HTT
Daar waar Intel HTT gebruikt, heeft AMD een veel langere IPC.

[ Voor 42% gewijzigd door BalusC op 19-12-2003 13:01 ]

[Verwijderd]

Ben het nu allemaal eens even netjes door aan het lezen wat er op het forum allemaal te lezen valt...maar tot nu toe krijg ik de indruk dat er bij Intel HTT sprake is van 2 simultane procesthreads en bij het IPC verhaal van AMD dat AMD een betere voorspellingsalgoritme of krachtigere verwerking heeft. ( IPC is toch instructions per clock(count)?)

sub a) Of heb ik het concept van HTT verkeerd in mijn hoofd zitten en gebruikt de P4 HTT eigenlijk alleen maar om dezelfde instructie 2 keer op een verschillende manier te berekenen? Anders kan ik zo gauw niet bedenken hoe de P4 een hogere IPC kan bereiken zonder de kloksnelheid te verhogen met de bestaande architectuur. Ik dacht dat HTT betekende dat er een tweede procesthread naast de gewone liep (wat misschien niet klopt dus). AMD heeft dus niet dezelfde instructie 2 keer te berekenen, waardoor zijn IPC hoger lig...

sub b) Mij is bekend dat de processoren van AMD relatief gezien een betere branchprediction hebben dan van Intel, maar worden er daarme meer instructies per klok intern verwerkt ? M.A.W. als de cache niet geflushed wordt, zou de P4 dus veel krachtiger zijn dan nu? HTT aan een K7 of K8 toevoegen zou dan dus vrij nutteloos zijn, omdat die zowiezo al weinig fouten maakt...


Sorry dat het allemaal een beetje moelijk leest...(zoals ik denk, zo ook gesproken en geschreven)

[procyon]

BalusC schreef op 19 december 2003 @ 13:00:
AMD CPU's kennen geen enkele vorm van HTT
Daar waar Intel HTT gebruikt, heeft AMD een veel langere IPC.

langere = lagere?

Verwijderd schreef op 19 december 2003 @ 13:51:
Ben het nu allemaal eens even netjes door aan het lezen wat er op het forum allemaal te lezen valt...maar tot nu toe krijg ik de indruk dat er bij Intel HTT sprake is van 2 simultane procesthreads en bij het IPC verhaal van AMD dat AMD een betere voorspellingsalgoritme of krachtigere verwerking heeft. ( IPC is toch instructions per clock(count)?)

sub a) Of heb ik het concept van HTT verkeerd in mijn hoofd zitten en gebruikt de P4 HTT eigenlijk alleen maar om dezelfde instructie 2 keer op een verschillende manier te berekenen? Anders kan ik zo gauw niet bedenken hoe de P4 een hogere IPC kan bereiken zonder de kloksnelheid te verhogen met de bestaande architectuur. Ik dacht dat HTT betekende dat er een tweede procesthread naast de gewone liep (wat misschien niet klopt dus). AMD heeft dus niet dezelfde instructie 2 keer te berekenen, waardoor zijn IPC hoger lig...

Aan het getal IPC zelf heb je nog niet echt veel, dat de ene processor een IPC heeft van 3 wilt nog niet zeggen dat hij ook in alle gevallen sneller is als een processor met een IPC van 2.

Dat een processor 3 instructies per clockcycle kan verwerken is mooi maar het is maar de vraag of er wel snel genoeg data geleverd kan worden om die 3 instructies per clockcycle ook echt te halen.. in de practijk komt het bijna nooit voor dat er een 100% rendenent gehaald wordt waardoor de effectieve IPC altijd lager is als de theoretische IPC.

Intel heeft met HTT een truukje om genoeg data naar de verwerkingseenheiden te sturen door te doen of er twee processors zijn en er dus 2 x zoveel instructies als normaal heen te sturen..

UIteraard wordt het geheel er niet 2x zo snel van maar de effectieve IPC zal hoger worden doordat er waarschijnlijk meet instructies geleverd worden aan de processor dan wanneer er geen HTT ondersteund wordt door de pocessor.

Performance winst is dat ook iets van 10%

sub b) Mij is bekend dat de processoren van AMD relatief gezien een betere branchprediction hebben dan van Intel, maar worden er daarme meer instructies per klok intern verwerkt ? M.A.W. als de cache niet geflushed wordt, zou de P4 dus veel krachtiger zijn dan nu? HTT aan een K7 of K8 toevoegen zou dan dus vrij nutteloos zijn, omdat die zowiezo al weinig fouten maakt...

Nee, hoe goed je Branchprediction ook is hij maakt echt wel fouten, in het geval van de P4 is dat alleen maar vervelender dan bij de Athlons omdat hij een veel langere pijplijn heeft.. De penalty is veel hoger.
Ik las laats een stukje over de laatste Alpha processor (de eerste processor met een vorm van Hypertreading (4x)) en hierin stond dat hypertreading juist meer extra performance leverd bij een processor met een hoge IPC dan eentje met een lagere IPC.
De athlon's zouden er dus nog meer van profiteren dan de P4 processors (K9 waarschijnlijk )

[ Voor 97% gewijzigd door procyon op 19-12-2003 14:44 ]

[procyon]

The EV8 design supported 4 threads in hardware. While SMT increases
throughput on multithread workloads by rarely above 20% on P4, the
wider instruction issue and rich execution resources of the EV8 would
have allowed to show a much larger performance increase, often over
100%, from SMT.

Realworldtech forum

[ Voor 184% gewijzigd door procyon op 19-12-2003 14:47 ]

[Verwijderd]

@Procyon for life: interessante link btw.

Weet je dan hoe het zit met de K8? Op dit moment zit er (dus) geen HTT-achtige functie in, maar is het dan wel nog mogelijk om hetzij via OS of BIOS danwel via een aanpassing in chip om een 32-bit proces via 32-bit layer en 64-bit idem. tegelijkertijd te laten verlopen? De produktinformatie e.d. van AMD maken me dit nog niet duidelijk. Of is de core slechts in staat om één layer per cycle te benutten?

Voorzover ik uit de posts hiervoor en het forum begrepen heb, is de K8 geen multicore oplossing, dus je hebt in principe geen gedoe met de latencies als 32- en 64-bit processen onafhankelijk van elkaar lopen. (spel was misschien niet zo'n goed voorbeeld) De 64-laag voor (64-bit)-OS gerelateerde zaken en 32-laag voor routing van het netwerk, bijv. het direct aansturen van 5 PCI NIC's...

Al denk ik eigenlijk het antwoord hierop wel te kunnen raden; ik zou graag weten of er überhaupt "iets" simultaan kan verlopen.

[SG]

Wow is windows on windows

32 bit app draaied als een 64 bitt proceses op 64bit OS. als een soort 32bit wrapper.

d'r is wat overhead maar 32bit performance on native OS of wow is nagenoeg identiek.

Heeft geen ruk met smp of HT te maken maar meer iets wat slaat op windows for workgroup3.0 of win95 16bit en 32 bir modes

Dit is diezelfde situatie maar dan nu 32/64bit OS tegen toen 16/32bit platform.

CPU performen code met een bepaalde rendement hoe meer parralel units pipelines hoe minder rendement door onderlinge code afhankelijk heden.

AMD heeft dit ook geoptimaliseerd in de tuning van de K7 naar K8 en het gevolg twee extra stages en wel de lane switching stages als een pipe stalled dan kan de code die aankomt switchen naar een lege pipelinen

voila beter parralelle efficientie de code word beter verwerkt optimaler

Dit zorgt dus voor die ver hoogde IPC tussen K7 en K8 naast ondie mem naast 64bit performance boost

iNtel doet ook zoeits met diezelfde redenen om de resources van de core beter te benutten door HTT, niet gebruikte resources worden gevuld met een tweede thread

Met andere worden HT is mooie en marketing technisch duidelijk op de voorgrond aanwezig maar AMD heeft dit al gecompenseerd onderhuid's.

Hammer pakt iNtels FSB voorsprong en HT voorsprong weg.
Intels SSE3 zal worden gecounterd worden door 64bit performance

intel kan dan een extra stap zetten door ook met 64bit te komen.