Cachable geheugen, hoe zit dat nou?

[Verwijderd]

Even een vraagje over het "cachable" geheugen van een chipset.

Vroeger (twee jaar geleden), had je o.a. bij de Intel 430TX chipsets het probleem dat maar 64MB geheugen "cachable" was.

Dit impliceert dus dat als je meer dan 64MB geheugen in je mobo prikt, het niet aangesproken kan worden. Klopt dat

En kan iemand mij (nogmaals) vertellen wat dit nou eigenlijk precies betekend?
(de chipset kan maar geheugenadressen tot ?? zien ofzo?)

Thanx...

[Verwijderd]

ik weet niet hoe het heeel erg precies zit (ik hoor dat wel te weten)

Het cache mechanisme werkt niet bij de RAM die je boven de 64MB hebt.
Vanwege bepaalde dingen zou het niet-gecachde geheugen juist eerder gebruikt worden dan het geheugen dat wel gecached wordt.
Dit betekend dat de performance behoorlijk daalt.
Meer dan 64MB werkt wel! het is alleen sterk af te raden.

[Verwijderd]

Op vrijdag 01 december 2000 16:23 schreef MrPink het volgende
Vroeger (twee jaar geleden), had je o.a. bij de Intel 430TX chipsets het probleem dat maar 64MB geheugen "cachable" was.

Dit was idd op de meeste mainbords het geval. Echter boden de meeste mainbords de mogelijkheid om een extra TAG ram chip te plaatsen die het cachebereik uitbreide naar 128MB. (Op mijn Asus TX97 kon dit)

Dit impliceert dus dat als je meer dan 64MB geheugen in je mobo prikt, het niet aangesproken kan worden. Klopt dat

Dit klopt niet helemaal. Het wil niet zeggen dat het geheugen helemaal niet aangesproken kan worden. Het kan alleen niet gecached worden. Waardoor performance verloren gaat.

En kan iemand mij (nogmaals) vertellen wat dit nou eigenlijk precies betekend?
(de chipset kan maar geheugenadressen tot ?? zien ofzo?)

Hoeveel geheugen de chipset kan adresseren heeft volgensmij te maken met de breedte van de gebruikte databus en niet met de groote van de cache.

De bedoeling van de cache is dat frequent geraadpleegde data 'onthouden' wordt in een appart stukje RAM (Sram).
Dit is zogenaamd statisch geheugen, wat vele malen sneller is dan normaal Dram. Hiermee wordt dus een performance winst geboekt.
De TAG ram chip waar ik het zo net al even over had zoekt uit welke data van het hoofdgeheugen(Dram) op dit moment is opgelagen in de cache. En bepaald of er een cache 'HIT' of 'Miss' is.

[Delerium]

De hoeveelheid cacheable memory was maximaal 64 Mb met die TX, dat had een leuk nadeel als je bv 128 Mb had. De eerste 64 Mb bleven cacheable, maar OS'zen zijn dom. Het OS begint met tellen vanaf de laatste hoeveelheid geheugen, dus pas als je (met 128 Mb) meer dan 64 Mb werkgeheugen in gebruik had, dan werd de cache ingezet om het geheugen te cachen.
Ofwel, voor de waarnemer wordt het geheugen van 64 Mb of meer gecached.

Tenminste, dat is wat mij toen werd aangepraat.