[P4]L3 cache disabled?

[Scyth]

CPU: Intel P4 2.8 @ 3.06 HT Enabled (FSB 220x4)
KOELING: H2O
MOBO: Asus P4C800 Deluxe
MEM: 2x Dane-Elec 512 DDR400 (3200)
OS: Win2003 Server Enterprise (oj, brak)
VID: Ati Radeon 9800Pro

Volgens de specs moet een P4 een L3 cache hebben, toch?
Hoe komt het dan dat als ik in de systeminfo kijk van 3DMark2001 SE ik het volgende zie:

code:

Level:          3 
Capacity:           0  bytes
Type:           Disabled at Boot, Internal
Type Details:       <unknown>
Error Correction Type:  <unknown>
Associativity:      <unknown>

De L1 cache (8kb) en de L2 cache zijn wel goed.

Ik kan nergens in de bios iets vinden van Enable of Disable L3 cache oid
Staat dit alleen bij mij uit; hoort dit zo; of is dit echt niet goed?

[warp]

3dmark zegt wel vaker wat

De P4 heeft alleen 1st en 2nd level cache.
Zie de Intel P4 datasheets: http://www.intel.com/products/desktop/processors/pentium4/

[Fanatic_FS]

Ik geloof niet dat de P4 L3 cache heeft, de enige cpu die ik ken met L3 cache is de Itanium (zijn er nog wel wat maar die weet ik ff niet)

[Hahn]

Het klopt dat ie wel een L3 cache heeft, maar dat die niet enabled is. L3 cache is dacht ik erg duur en wordt daarom vaak achterwege gelaten.

Zie ook het CPU Overzicht in de FAQ. Je hoeft je dus nergens zorgen over te maken

[Luxx]

Ik dacht dat alleen de L3 cache controller enzo erop zaten. De cache zelf wordt weggelaten omdat dit te duur zou worden. Indien Intel denkt deze cache alsnog nodig te hebben hoeven ze dan niet de hele cache-architectuur te veranderen, maar alleen de L3 cache er 'even' aan te knopen.

[Wouter Tinus]

Luxx schreef op 07 september 2003 @ 16:51:
Ik dacht dat alleen de L3 cache controller enzo erop zaten. De cache zelf wordt weggelaten omdat dit te duur zou worden. Indien Intel denkt deze cache alsnog nodig te hebben hoeven ze dan niet de hele cache-architectuur te veranderen, maar alleen de L3 cache er 'even' aan te knopen.

Klopt, en in de nieuwste Xeon hebben ze dat gedaan. Deze heeft 8KB L1, 512KB L2 en 1MB L3.

[warp]

MaRc0 schreef op 07 September 2003 @ 16:48:
Het klopt dat ie wel een L3 cache heeft, maar dat die niet enabled is. L3 cache is dacht ik erg duur en wordt daarom vaak achterwege gelaten.

Dus Intel zet er wel eerst een lekkere dure L3 cache op maar zet hem dan vervolgens uit? Geloof je het zelf? Ze zijn niet helemaal gek bij Intel

Het P4 design is wel voorbereid op L3 cache; maar dit is niet fysiek aanwezig on-die (zie ook Intel P4 spec-sheets).

[warp]

Luxx schreef op 07 September 2003 @ 16:51:
Ik dacht dat alleen de L3 cache controller enzo erop zaten. De cache zelf wordt weggelaten omdat dit te duur zou worden. Indien Intel denkt deze cache alsnog nodig te hebben hoeven ze dan niet de hele cache-architectuur te veranderen, maar alleen de L3 cache er 'even' aan te knopen.

Inderdaad.

[Tyrian]

Off topic:

[The Third Man]

Fanatic_FS schreef op 07 september 2003 @ 16:47:
Ik geloof niet dat de P4 L3 cache heeft, de enige cpu die ik ken met L3 cache is de Itanium (zijn er nog wel wat maar die weet ik ff niet)

Bij de K6-III had je ook L3 cache als er ook nog cache op je Socket7 mobo zat. De K6-III was een van de weinige met ondie L2 cache, dus had je opeens 3 caches.

[Hahn]

warp schreef op 07 September 2003 @ 16:57:
[...]


Dus Intel zet er wel eerst een lekkere dure L3 cache op maar zet hem dan vervolgens uit? Geloof je het zelf? Ze zijn niet helemaal gek bij Intel

Het P4 design is wel voorbereid op L3 cache; maar dit is niet fysiek aanwezig on-die (zie ook Intel P4 spec-sheets).

Ik bedoelde daarmee dat er een L3 gedeelte aanwezig is, maar dat die niet gevuld is en dus ook niet enabled is.

[warp]

Fanatic_FS schreef op 07 September 2003 @ 16:47:
Ik geloof niet dat de P4 L3 cache heeft, de enige cpu die ik ken met L3 cache is de Itanium (zijn er nog wel wat maar die weet ik ff niet)

Nog een aantal met (al dan niet optionele off-die) 3rd level cache:

Alpha, Power4, MIPS en AMD K6/III.

[Scyth]

Goed; ik hoef me dus geen zorgen te maken. Ik dacht al.. w00t! Cache disabled! Krijg nou borsten!

[l33t]

Tyrian schreef op 07 September 2003 @ 17:06:
Off topic:
[afbeelding]

Thnx
[/l33t]

[ Voor 31% gewijzigd door Scyth op 07-09-2003 17:32 ]

[Luxx]

Wouter Tinus schreef op 07 September 2003 @ 16:54:
[...]


Klopt, en in de nieuwste Xeon hebben ze dat gedaan. Deze heeft 8KB L1, 512KB L2 en 1MB L3.

Hoe zit het trouwens met deze cache? voor zover ik altijd begreep staat alles wat in de L1 cache staat, ook in de L2 cache. Dus de L1 cache is altijd een copy van de L2 cache (in de pentium X tenminste, AMD heeft dat anders geregeld, geloof ik.) Nu is bij de P3/4 de L2 VEEL groter dan de L1, dus voor de totale cachegrootte maakt het nauwelijks iets uit, terwijl door deze opzet de archtectuur zelf wel simpeler blijft.

Maar hoe zit het met de L3 cache? Is de L2 cache ook weer een copy van een deel van de L3 cache, want dan zou die hele MB L3 cache dus voor de helft niets toevoegen. (dat staat al in de snellere L2 cache) Het aantal cache hits dat de L3 op deze manier extra oplevert lijkt me dan heel erg laag.

Misschien een beetje offtopic, maar is er iemand die de zelfde vraag voor de XP/AMD64/Itanium weet?

[The Third Man]

Luxx schreef op 08 september 2003 @ 00:05:
[...]
Maar hoe zit het met de L3 cache? Is de L2 cache ook weer een copy van een deel van de L3 cache, want dan zou die hele MB L3 cache dus voor de helft niets toevoegen. (dat staat al in de snellere L2 cache) Het aantal cache hits dat de L3 op deze manier extra oplevert lijkt me dan heel erg laag.

Misschien een beetje offtopic, maar is er iemand die de zelfde vraag voor de XP/AMD64/Itanium weet?

Zover ik weet geldt die inclusive cache alleen voor Intel IA32 procs, en dan alleen voor de L1 en L2. L3 is compleet onafhankelijk en is slechts een buffer tussen de L1+L2 en het RAM. Ook kan speciaal geoptimaliseerde software andere wendingen geven aan het gebruik van de L3 cache, vandaar dat het vooral bij serverapplicaties erg versnellend kan zijn.

[XWB]

Intel heeft op de openingsdag van het Intel Developer Forum in San Jose een interessant stuk hardware laten zien, zo meldt The Inquirer. Er werd een presentatie gegeven met een systeem op basis van een nog niet onthulde processor. Tegen de verwachtingen van de meeste bezoekers in dat het om een Prescott zou gaan, bleek het een Pentium 4 te zijn met maar liefst 2MB L3-cache aan boord. De processor, die zijn werk volbracht op 3,2GHz, zal op de markt worden gebracht als de "Pentium 4 Extreme Edition". Vermoedt wordt dat het in feite om hernoemde Xeon MP-cores zou kunnen gaan, uitgerust met een verhoogde bussnelheid en natuurlijk een Socket 478-behuizing in plaats van Socket 603. Over de prijs en releasedatum is nog niets bekend.

nieuws: Intel showt Pentium 4 3,2GHz Extreme Edition - update

Het was altijd de bedoeling geweest om de P4 met L3 cache uit te rusten, maar omdat dit te duur zou worden werd dit geschrapt. Nu de Athlon 64 eraan komt vind Intel het blijkbaar nodig toch L3 te gaan gebruiken

[ Voor 13% gewijzigd door XWB op 16-09-2003 21:55 ]

[Brent]

Tyrian schreef op 07 September 2003 @ 17:06:
Off topic:
[afbeelding]

als je ript, moet je et wel goed doen