[RAM] QDR en dual channel DDR

Pagina: 1
Acties:
  • 128 views sinds 30-01-2008
  • Reageer

Acties:
  • 0 Henk 'm!

Verwijderd

Topicstarter
Er zijn twee manieren om Quad Data Rate te bereiken, aldus de RAM FAQ. Ten eerste door gelijktijdig te lezen en schrijven op DDR snelheid. Ten tweede door op de opgaande kant van de kloktik 2 bits te versturen en op de neergaande ook twee.
Bij Dual Channel geheugen lopen er 2 bussen tussen de geheugencontroler en het geheugen. Er moeten daarom 2 (identieke) DIMMS gebruikt worden. Je mag daarom aannemen dat elke bus zijn eigen module gebruikt. Toch?
Hoe zit het met de opslag van data in het geheugen bij dual channel? Ik neem aan dat het effect van dual channel alleen daar is, wanneer beiden bussen tegelijk gebruikt worden en dus zouden beide DIMM modules gevuld moeten zijn met data.
Wordt data bij dual channel misschien verdeeld over 2 modules?
Hoe zit het als je meer DIMMS gebruikt, bijvoorbeeld 3? Ik neem dat 1 1/2 module per bus erg moeilijk gaat en gezien de layout van de geheugenbanken (2 + 1) zal dit ook wel niet de bedoeling zijn. Vervalt bij 3 modules de tweede bus, of wordeb 2 modules op 1 bus gezet en de derde module op de andere bus?
Ik kan dit niet direct uit de RAM faq halen.
Daarnaast ben ik benieuwd of dual channel DDR vergelijkbaar is met QDR, en in welke situaties wel en niet. Dat dual channel ddr voordelig is bij veel I/O writes van de PCI bus weet ik al uit de faq.

[ Voor 10% gewijzigd door Verwijderd op 03-12-2002 20:09 ]


Acties:
  • 0 Henk 'm!

  • Abbadon
  • Registratie: Februari 2000
  • Laatst online: 11-09 18:34
Een heel verhaal; je springt van QDR over op dual channel. Ik zal proberen er ook een verhaaltje van te maken waar je hoop ik wat aan hebt :) Intels' nieuwste, de Granite Bay heeft twee geheugenkanalen, echter, logisch wordt dit als één 128bit kanaal gezien en twee DIMM's welke beiden in hun eigen kanaal vertoeven worden dan ook gezien als één 128bit brede row (of twee rows als het double-sided DIMM's betreft) met als gevolg de chipset in feite maximaal twee DIMM's ziet met maximaal vier rows (ondanks dat er vier DIMM's aanwezig kunnen zijn met in totaal acht rows). Gevolg is ook dat zo'n module paartje identiek moet zijn qua opbouw, omvang en snelheid tensotte bestaan er ook geen DIMM's met aan de linkerkant grotere en qua opbouw andere chips dan aan de rechterkant want dan komt er van juist adresseren door de geheugencontroller weinig meer terecht :+ (overigens hebben ze wél bestaan maar dat staat hier buiten).
Door deze 128bits kunnen er twee QuadWord (data eenheid van 64bit) getransporteerd worden i.p.v. de gebruikelijke één (moderne cpu's zijn namelijk nogal geoptimaliseerd voor 64bits toegang), de Granite Bay vertuurd direct achterelkaar/nagenoeg simultaan (interleaved) de lage QuadWords over het ene kanaal (channel A) en de hoge QuadWords over het andere kanaal (channel B ). Op deze manier kan een cacheline (64 Bytes) in twee klokslagen worden overgehaald van het geheugen naar de controller (elke klokslag twee maal data i.v.m. DDR en dan ook nog eens over twee kanalen is per klokslag vier maal een QuadWord en per twee klokslagen acht QuadWords is weer 64 Byte :) ), een enkel kanaal zou in een dergelijke burstmode vier klokslagen nodig hebben (en er dus langer over doen, is minder MB/s). In de controller zit een 256bits interface om de vier QuadWords van één klokslag (is 256bit) te kunnen ontvangen alwaar ze worden 'omgezet' naar de enkele 64bits brede FSB. Door het QDR principe kan deze FSB net zoveel bolwerken als de beide DDR geheugenkanalen kunnen aanleveren en sluit het zaakje mooi op elkaar aan :)

Wanneer je een oneven aantal DIMM's gaat gebruiken (wat niet bij elke chipset kan overigens) doe je dit principe (deels) de das om. De nForce bijvoorbeeld telt twee 64bits geheugencontrollers welke middels een X-bar met elkaar verbonden zijn maar ook met de cpu en de overige DMA devices (AGP, PCI, IDE, USB, LAN etc.), stop je daar oneven DIMM's in dan heb je alleen/altijd nog het voordeel dat de CPU en b.v. de GPU (via AGP) tegelijkertijd het geheugen kunnen benaderen zonder elkaar in de weg te zitten wat weer wachttijd scheelt (lagere overall latency) :)

[toevoeging] Zie het memory interleaven als het stripen op twee harddisken (als je bekend bent met die RAID term) [/toevoeging]

[ Voor 3% gewijzigd door Abbadon op 03-12-2002 21:45 ]

Just pick a dead end and chill out 'till you die.


Acties:
  • 0 Henk 'm!

Verwijderd

Iemand ideetje wanneer QDR uitkomt? :7

Acties:
  • 0 Henk 'm!

  • BalusC
  • Registratie: Oktober 2000
  • Niet online

BalusC

Carpe diem

P4 en RIMM draaien allebei op QDR..
Je zou eens wat vaker hardwarereviews/info moeten lezen ;)

Acties:
  • 0 Henk 'm!

  • Zer0
  • Registratie: September 1999
  • Niet online

Zer0

Destroy 2000 Years Of Culture

BalusC schreef op 04 december 2002 @ 08:23:
P4 en RIMM draaien allebei op QDR..
Je zou eens wat vaker hardwarereviews/info moeten lezen ;)
Een kleine aanvulling, Intel noemt het zelf Quad Pumped ipv. Quad Data Rate

maybe we sit down and talk about the revolution and stuff
but it doesn't work like that
you can't turn back now there's no way back
you feel the power to destroy your enemy..