DDR-II, hoe zit dat nou met de bandbreedte en werking?

[JvS]

Even tijd voor een serieuze technische vraag, puur uit interesse . Ik ben niet echt een geheugenheld, maar hou het altijd behoorlijk bij en snap ook ongeveer alles van geheugen TOT aan DDR2... Met lezen en zoeken raak ik alleen maar meer in de war en in PMG kon ik niet eens EEN recent topic vinden dat specifiek over DDR2 gaat (fijne search?), dus vandaar dit topic .

Ik ben zelf vooral overmatig geinteresseerd in videokaarten (niet dat ik er een wil kopen, maar ik vind die technieken echt heel cool allemaal) en de nieuwste troef in de geruchten is "DDR-II", nou kan je daar ontzettend veel over vinden, maar ook wel tegenstrijdige dingen. (Ik wil het in dit topic trouwens helemaal niet hebben over videokaarten, maar aangezien die qua geheugengadgets altijd wat voorlopen heb ik ze even ter illustratie,laat ati Vs nvidia dan svp achterwege!)

Het eerste wat ik er zelf over las was deze nieuwspost (gebaseerd op een gerucht BTW), waarin wordt aangegeven dat de Nieuwe NV30 videokaart van Nvidia 1Ghz geheugen (500Mhz op DDR dus, beetje vaag allemaal ) heeft, en dat dat allemaal dankzij DDR-II is (zo komt het op me over). Er wordt verder niet gerept over de bandbreedte, maar ik ga ervanuit dat deze zo rond de 15Gbyte/sec zal zijn (bij 128bit breedte, wat ook in dat gerucht staat, verder niet echt boeiend voor deze discussie).

Nu lees ik deze nieuwspost, waarin ATI (marketingtechnisch vast interessant) ook DDRII aankondigt. Alleen staat daar in de tekst:

...Als DDR-2M op dezelfde kloksnelheid kan draaien als het DDR van de 9700 Pro, en tevens de 256 bit brede bus bewaard blijft, dan spreken we over ruim 35GB/s aan bandbreedte...

Waarmee dus gesuggereerd wordt dat DDRII naast hogere kloksnelheden ook twee keer zoveel data per kloktik over een even brede bus gooit.

Hier een nieuwspost over een review van ACE's hardware, over DDR-II en andere nieuwe geheugentechnieken, met daarin deze quote:

In eerste instantie zal DDR-II op 266MHz draaien, alleen zijn daar voorlopig nog kleine problemen mee. Zo kan men de latency van DRAM maar langzaam verbeteren, ondanks het feit dat zowel Samsung als Micron claimen 4-4-4 latencies bereikt te hebben.

Waarbij het weer onduidelijk is, of dit 266DDR is, of dat het over 533 effectief gaat (altijd leuk die verwarringen), als het het eerste is, is het nieuwsbericht over Nvidia een beetje raar, want daar staat ongeveer dat die hoge kloksnelheden DOOR het toepassen van DDRII kunnen...

Overigens had ik ook dit gevonden: New Rambus and DDR II Info, waarin weer deze quote te vinden is:

DDR-II will also hit impressive clock rates (200, 266 and 333MHz, or "DDR400", "DDR533" and "DDR667" (Figure 4). There's a preliminary spec inside of JEDEC now, but the spec won't be final until late this year.

Waardoor ik denk, dat de 266Mhz in het nieuwsbericht echt over de "bussnelheid" van het geheugen gaat (heeft dat een term?).

Maar nu het leuke, je leest namelijk overal dat DDR-II 4bits per klokcyclus rondpompt:

DDR SDRAM. Memory of the Near Future op Xbitlabs.com

DDR-II chips are expected to work at 100MHz and up, but since they also transfer 4 data packs per clock their bandwidth will make 3.2GB/sec, too. With this data transfer method (32Bytes per clock) the performance growth of DDR-II will reach its maximum with the clock frequency increase. We mean fourfold growth here: 150MHz will result into 4.8GB/sec, 200MHz - 6.4GB/sec.

en

DRAM makers begin march toward DDR-2 op siliconstrategies:

DDR-2 uses a 4-bit prefetch rather than the 2 bits of DDR-1, giving it twice the external bandwidth of DDR-1 for the same internal frequency.

Dus. 4 bits per cloclcyle.. Maar is dat niet "QDR" techniek? Kan iemand mij uitleggen hoe DDR-2 4 bits per clockcyle kan rondpompen? En hoe het komt dat met DDr-2 hogere kloksnelheden gehaald kunnen worden dan met DDR1? Ik dacht eerst dat DDR2 namelijk alleen maar effectief sneller was, daarna leerde ik dat DDR2 juist hogere kloksnelheden kon halen, en nu begint het besef een beetje tot me door te dringen dat het beide het geval is??? Dus dat EN DDR2 op veel hogere kloksnelheden werkt EN dat het ook (theoretisch) twee keer zo snel is op gelijke kloksnelheid?

Hoe zit dit technisch in elkaar?

[Wouter Tinus]

Nog wat linkjes:

http://zdnet.com.com/2100-1103-943086.html

DDR-II memory enables data transmission speeds of 400mbps (megabits per second) on a 100MHz bus

http://www.eetimes.com/story/OEG20000128S0063

Macri said the revised version doubles the total bandwidth again by increasing the data fetch from 2 to 4 bits. As a result, the same 100-MHz SDRAM core that became a 200-Mbit/s-per-pin DDR device will jump to 400 Mbits/s per pin with DDR-II.

Maar dan ook weer, van Samsung: *klik*

200 MHz fCK for 400Mb/sec/pin & 267MHz fCK for 533Mb/sec/pin

Hier staat toch echt dat het 200MHz is voor 400Mbps datarate.

Helaas is de datasheet van het 1GHz DDR-II graphicsgeheugen van Samsung nog niet beschikbaar. Ik ben erg benieuwd of dat op 250 of 500MHz draait.

[silentsnow]

De manier waarop jullie het omschrijven maakt het allemaal nog onduidelijker

DDR-II kan per clock dus 4 bit halen en in plaats van 2 bit bij normaal DDR geheugen. In DDR-II gebeurt dit tweemaal tijdens de "rise" en tweemaal tijdens de "fall" van een clock cycle, dus 4 bits per cycle.

Is dat een antwoord op je vraag ?

[JvS]

Nou, zoiets kon ik me zelf ook wle bedenken, maar hoe kan iets 2 bits op de rise/flank sturen dan?

[Leon T]

van hardocp.com:

Since our point has been proven above, we can take the numbers to extrapolate the expected performance of different DDR and DDR II architectures. There are a few additional complications with DDR, particularly regarding the burst length. In most standard SDRAM-based systems, the burst length is set to 4 words as already mentioned above. On the different DDR platforms, the situation is quite different since the memory controller has a programmable burst length that can vary from 2 words, over 4 words to 8 words. Since each word only requires 1/2 cycle, the bandwidth should be substantially higher than in the SDRAM situation. However, merely condensing a four cycle output to two cycles without changing the latencies will not provide substantially higher Average Bandwidth despite the fact that the Peak Bandwidth is doubled.

Dat zou het dus verklaren

[silentsnow]

JvS schreef op 23 oktober 2002 @ 11:10:
Nou, zoiets kon ik me zelf ook wle bedenken, maar hoe kan iets 2 bits op de rise/flank sturen dan?

1 per halve clock cycle. DDR-II werkt dus met halve clock cycles.

[silentsnow]

Al iets wijzer geworden ?

[JvS]

nou eerlijk gezegd had ik dat soort dingen wel sort of bedacht, maar ik kan me zo moeilijk iets voorstellen bij "halve clockcycles"

DDR met op en neergaande flank snap ik wel. Je kan per pulse twee dingen meesturen, maar hoe dat dan per 4 gaat is me eigenlijk een raadsel. Halve clockcycles klinkt mij als "verdubbeling van de echte kloksnelheid" in de oren.
Maar het is dus EN beter geschikt voor hoge snelheden EN snelle 'an sich' .

Ik blijf trouwens die benamingen zeer vervelend vinden, DDR333 enzo. Dat is dus 166Mhz geheugen op DDR... Bij DDR2 zie je weleens 533Mhz enzo staan, ik vind dat allemaal erg verwarrend weergegeven. Maar daar zal dat wel deels expres gedaan zijn.

Wat het allemaal precies is, is me nu in elk geval helemaal duidelijk. Ik denk dat ik me voor het 'hoe' wat meer in wat boeken moet werpen (niet helemaal mijn vakgebied enzo, wel interesse en dan met name vanuit de videokaartenbranche want dat zijn gewoon ontzettend coole dingen vind ik, net als 3d engines enzo).

Als ik eerlijk ben, WEET ik ook alleen maar dat bij DDR op de op en neergaande flank info wordt verzonden en accepteer ik dat ook gewoon klakkeloos als waar, omdat het 'tastbaar' is (ey, een stukkie data heen en eentje terug op een tik klinkt plausibel), maar ik heb geen idee hoe dat technisch dan exact wegloopt verder. Ik kon me ook niet voorstellen hoe dat dan nog een keer verdubbeld kon worden, en "per halve kloktik" heeft geen 'tastbaar' iets voor mij . Ik ben bang dat ik het dus wel ga weten, maar niet ga snappen, any time soon

Tnx voor de uitleg in elk geval!

[JeroenNietDoen]

Door de enorme bandbreedte die DDR-II zal opwekken, denken jullie dat AGP8x nu wel tot zijn recht zal komen

[silentsnow]

Kaap schreef op 25 oktober 2002 @ 06:54:
Door de enorme bandbreedte die DDR-II zal opwekken, denken jullie dat AGP8x nu wel tot zijn recht zal komen

Weinig of niet. AGP8x kan 2GB/s door het slot pompen, iets dat meer dan genoeg is voor de komende videokaarten. Wellicht is AGP8x wel merkbaar sneller als we bij de NV35/R350 zijn aangekomen met verrasende features. Je merkt met de GF4 serie al geen verschil tussen 4x en 8x ...

[JvS]

nee agp 8x maakt echt niets uit. Alleen het inladen van de textures en het doorsturen van de game-data (welke polygoon waar en welke effects+texure+shader erop) gaat over de AGP bus,

Dat eerste (texures) is maximaal 256mb (hoeveelheid geheugen op de meest geavvanceerde kaart) en dan is toch echt het geheugen of de hardeschijf de bottleneck en Bij het laatste is AGP2x al meer dan genoeg om al die data er goed en wel over te zetten.

Pas als je textures uit het werkgeheugen gaat gebruiken en de snelheid van dat geheugen ligt boven de AGP4x snelheid en de videokaart pakt de textures uit het werkgeheugen uit de pc, heb je wat aan AGP4x of 8X. Verder is het een beetje overkill. Alleen pauperkaarten gebruiken werkgeheugen voor textures .

[Abbadon]

DDR-II is simpel gezegd DDR in een nieuw jasje (tamelijk simpel gezegd though ); het basis principe is namelijk gewoon hetzelfde namelijk data op zowel de op- als neergaande klokflank (dit in tegenstelling tot SDR-SDRAM waar alleen data met de opgaande klokflank wordt verstuurd). Er zijn een redelijk stel veranderingen doorgevoerd om het aantal MHz'en omhoog te gooien omdat met de huidige protocollen en toegepaste technieken het aantal MHz'en moeilijk kan worden verhoogd daar er allerlei reflecties ontstaan en je onzuivere signalen krijgt maar ook problemen met het adresseren v.d. chips. Voor bus based toepassingen (zoals op een mobo waar alle chips samen op een lange bus zitten) is 166Mhz het officiële maximum (PC2700), sneller kan wel getuige de diverse officieuze 'PC3200' DIMM's (200MHz) maar het is niet voor niets dat alle chipsetbakkers er hun handen vanaf getrokken hebben; bij dergelijke snelheden is 100% stabilteit met meerdere DIMM's niet meer te garanderen, het is zelfs zo dat hoe sneller de operationele snelheid v.d. DIMM's hoe minder DIMM's ondersteund worden (max drie unbuffered in het geval van PC2100 en twee in het geval van PC2700). In het geval van videokaarten heb je het meer over een point-to-point achtige verbinding; je hebt geen last van grote stubs (het gedeelte op de DIMM vanaf de bus/DIMM pinnen naar de chips zelf dat haaks op de bus op het moederbird staat) en de verbindingen tussen de controller en de chips zijn vele malen korter, hierdoor kan met DDR-SDRAM een veel hogere snelheid worden bereikt zoals 310MHz in het geval v.d. Radeon 9700Pro. Maar ook hier houdt 't op een gegeven moment op.

Wat zijn dan die veranderingen ten opzichte van DDR-SDRAM? Onder andere een lagere spanning (1.8v i.p.v. 2.5v), betere terminering van differential clocking (dus het verschil tussen signalen i.p.v. het signaal zelf) en een andere chip packaging (micro BGA) en in het geval van DIMM's kleinere stubs (dus minder reflectie op de bus). Dit allemaal om hogere kloksnelheden te halen. Er zijn troeuwens meer wijzigingen die o.a. betrekking hebben op wachttijden maar die weet ik zo niet (zelfs additieve wachttijden vóór de CL).
Tevens is de burst-length voor DDR-II gefixeerd op vier zodat de hoeveelheid data die bij elke benadering van een 64bit DIMM 32Byte oplevert, namelijk 2 kloktikken met telkens twee maal (want DDR) 8Byte is, dit om diepere technische zaken als driver/tranceiver logica simpeler te houden (nu is een burst van 8 en dus 64Byte normaal). Het heeft iig niks te maken met vier maal data per kloktik (want de drie letters DDR in DDR2 staan gewoon voor Double Data Rate, dus max twee maal data per kloktik).

Gevolg is dat je met DDR-II hogere snelheden = meer MB/s kunt halen. Een 200Mhz DDR2 DIMM doet dus 200MHz maal twee (want DDR) keer 64bit (databusbreedte) 3.2GB/s, een 266MHz'er (DDR533) haalt zo 4.3GB/s etc.

Videogeheugen gebasseerd op DDR2, zoals in jouw 1GHz NV30 voorbeeld loopt op 500MHz en dan DDR (DDR1000 dus) en met een 128Mbit bus kom je dan op 500MHz * 2 * 128 / 8 = 16GB/s uit

Wat dat 'tastbare' betreft van twee bits per kloktik, zie een kloksignaal als een grote golfbeweging en waar normaal de golf alleen op het neergaande stuk (de neerwaartse flank) een bit transporteert zal hij nu ook op de andere helft een bit vervoeren (deze opgaande helft van één kloktik werd voorheen ongebruikt gelaten, wat je als verspilling zou kunnen zien). Vandaar dat er ook wel over 'halve kloktikken' wordt gesproken, alleen de CAS Latency aanduiding van 2.5 geeft het al aan; data kan na een wachttijd van twee en een halve kloktik binnen komen dit omdat op zowel de op als neergaande klokflank wat kan worden vervoerd kan het zo zijn dat iets al binnen is voordat de laatste kloktik al afgerond is (de laatste 'helft' of op/neer gaande flank vervoert niks of iets anders).

Ik weet de precieze specs niet van DDR-II maar dit zijn naar mijn beste weten de hoofdlijnen. Hoop dat het wat duidelijk is zo want het is alweer een heel verhaal geworden

[BalusC]

offtopic:
>> RAM FAQ!

[Leon T]

BalusC schreef op 25 oktober 2002 @ 15:02:

offtopic:
>> RAM FAQ!

Seconded
Mooie uitleg, ben ik flink wat wijzer van geworden

[silentsnow]

Informatief artikel:

http://www.ebnonline.com/showArticle.jhtml?articleID=3000038

[XWB]

Abbadon schreef op 25 oktober 2002 @ 15:01:
Videogeheugen gebasseerd op DDR2, zoals in jouw 1GHz NV30 voorbeeld loopt op 500MHz en dan DDR (DDR1000 dus) en met een 128Mbit bus kom je dan op 500MHz * 2 * 128 / 8 = 16GB/s uit

Dit verklaart niet waarom

Als DDR-2M op dezelfde kloksnelheid kan draaien als het DDR van de 9700 Pro, en tevens de 256 bit brede bus bewaard blijft, dan spreken we over ruim 35GB/s aan bandbreedte...

[JvS]

Dat is dus gewoon fout

BTW abaddon, super uitleg!

[Abbadon]

Dat onderste klopt idd niet, DDR2 kan niet meer data per kloktik transporteren dan DDR(1), DDR2 is juist ontwikkeld om meer kloktikken te kunnen maken (waar nog steeds twee maal data per kloktik vervoerd wordt, hence de letters DDR in 'DDR2' ). Daarnaast vergelijk je nu een 128bits bus (NV30) met die 256bits brede bus v.d. Radeon 9700 Pro.

Thnx

[Madrox]

[qoute] With this data transfer method (32Bytes per clock) [/quote]

32 bytes = 32 x 8 = 256 bits

dus ik lees 256 bit per clock , hoezo 4 bit ?????

[Olaf van der Spek]

4 bit/pin * 64 pins = 256 bits

Maar hoe zit het dan met de QDR bus en het kloksignaal?

[Abbadon]

Aantal bits totaal per kloktik hangt van twee dingen af, namelijk hoe breed het datapad is (b.v. 128 lijnen is 128bits breed) en hoeveel bits er per kloktik pér lijn worden vervoerd (b.v. 2 stuks wanneer DDR), samen geeft dat in dit voorbeeld 256bit per kloktik. Zo zijn er legio voorbeelden denkbaar.

OlafvdSpek schreef op 07 november 2002 @ 17:52:
...

Maar hoe zit het dan met de QDR bus en het kloksignaal?

Rechtstreeks uit de RAM FAQ:

QDR
Quad Data Rate. Per kloktik worden vier bits getransporteerd. Er zijn verschillende manieren om zoiets voor elkaar te krijgen, één is dat er gelijktijdig geschreven en gelezen kan worden op DDR snelheid (b.v. in het geval van de QDR-SRAM's waar het lezen en schrijven door afzonderlijke lijnen/poorten gaat). In feite is een zuivere leesactie net zo snel als een leesactie op een DDR chip, er worden in totaal pas vier bits verplaatst als er gelijktijdig wordt geschrven en gelezen.

Een andere manier is per op- of neergaande kloktik twee bits mee te zenden (is vier per gehele kloktik). Dit heeft nogal wat voeten in aarde omdat timings erg belangrijk worden. Stel je een kloksignaal voor dat op 1.6V werkt, als de spanning nul is en snel wordt opgevoerd naar 1.6V heb je een opgaande klokflank. Echter, verdeel je deze opgaande klokflank in twee gedeeltes (0,0V ~ 0,8V en 0,9V ~ 1,6V) dan kun je elk spanningsniveau een bit meegeven. De geheugencontroller zal de verschillen tussen 0,0V, 0,8V en 1,6V zien en twee bits lezen per op- of neergaande klokflank. De Quad Pumped FSB van de P4 werkt naar alle waarschijnlijkheid ook met dit principe.

Hieronder een voorbeeld van een 100MHz frequentie (10ns) met de drie soorten; SDR, DDR en QDR. Elk pijltje geeft een bit aan op de respectievelijke klokflank (in het geval van SDR alleen op de opgaande etc.)

Dit is de info die ik er over heb kunnen vinden iig

[XWB]

Dit is het DDR2 topic?

DDR2 zal dus een hogere CAS latency hebben.
DDR400 CAS2
DDR-II 400 CAS3

Beide dezelfde bandbreedte maar DDR heeft een lagere CAS latency dan DDR-II, dan is die DDR400 sneller dan DDR-II 400?

[JvS]

Mjah, cas latency hoger, maar wel vaker "burst mode" gegevens uitlezen. Op dezelfde clock wil ik eerst maar eens wat benchmarks zien . Overigens is het mooie van DDR-II dus dat de kloksnelheid zo goed omhoog geschaald kan worden, wat volgens mij die CAS rating weer goedmaakt.

[The.Force]

Abbadon schreef op 07 november 2002 @ 19:10:
Aantal bits totaal per kloktik hangt van twee dingen af, namelijk hoe breed het datapad is (b.v. 128 lijnen is 128bits breed) en hoeveel bits er per kloktik pér lijn worden vervoerd (b.v. 2 stuks wanneer DDR), samen geeft dat in dit voorbeeld 256bit per kloktik. Zo zijn er legio voorbeelden denkbaar.

Misschien niet volledig ontopic maar wou het toch effie weten

Stel nu 256 MB DDR, dus 256 lijnen (bits breed) * 2 = 512 bits per kloktik toch?
Zijn dan 2 * 128 repen sneller (dan 256) doordat ze een kleinere verwerking (256 bits per kloktik) moeten doen of wordt dit gecompenseerd door het groter aantal lijnen datapad?

[Abbadon]

The.Force schreef op 08 januari 2003 @ 20:00:
[...]


Misschien niet volledig ontopic maar wou het toch effie weten

Stel nu 256 MB DDR, dus 256 lijnen (bits breed) * 2 = 512 bits per kloktik toch?
Zijn dan 2 * 128 repen sneller (dan 256) doordat ze een kleinere verwerking (256 bits per kloktik) moeten doen of wordt dit gecompenseerd door het groter aantal lijnen datapad?

Nee, het aantal datalijnen is onafhankelijk van de hoeveelheid MB's. Zo telt een DIMM te allen tijde 64 datalijnen, als het nu een 128MB, 256MB of zelfs 1024MB DIMM is. Deze 64 datalijnen worden verkregen door alle datalijnen v.d. afzonderlijke chips bij elkaar op te tellen, dan kom je op 64 uit of 128 in het geval van een double-sided DIMM (in het double sided geval worden de 128 datalijnen parallel per twee geschakeld zodat je tóch op 64 lijnen uitkomt voor de gehele DIMM). Da's dus 64bits = 8 Byte per kloktik en dat eventueel maal twee in het geval van DDR Tip: RAM FAQ

[JvS]

256MB DDR is niet "dus" 256bits breed, maar het kan wel (op de parhelia en de radeon9700). Consumenten-PC DDR geheugen (RAM) is gewoon 64bit breed, of je nu 128, 256 of wat dan ook in welke config dan ook hebt . (tenzij je een nforce hebt die kan dualbanken, maar dan is het nog steeds een 64bits bus die ietsjes sneller/optimaler werkt )

/edit:
abbadon moet niet voor z'n beurt praten

[ Voor 10% gewijzigd door JvS op 08-01-2003 20:15 ]

[Abbadon]

*gaat in hoek staan*