Vervelende collega: Celeron

[Verwijderd]

Ik heb op mijn werk een heel irritante collega, hij beweert dat Celerons afgedankte Pentium zoveels zijn, terwijl ik zeg (en eigenlijk toch ook wel zeker weet) dat dit niet zo is, en Celerons gewoon als Celeron geproduceerd worden.
Kan iemand mij hierover gelijk geven? Dank. Evt. linkje naar site?

[unfor]

was vroeger iig wel zo.. en ik dacht dat voor de nieuwe celerons de willamete core gebruikt word, dus die zullen ze ook wel teveel gehad hebben

[Verwijderd]

Intel maakt 2 type processoren :

Dure pentium
Goedkopere celeron

Dus ze zijn gewoon compleet verschillend

[Verwijderd]

Een deel van de Celerons zijn inderdaad afgekeurde pentiums. Maar als er meer vraag naar Celerons is dan naar pentium's worden ook goede pentiums omgetovert.

[Verwijderd]

Dacht dat celerons gewone pentium processors waren, maar met minder cache en een lagere bussnelheid.
Hier vind je trouwens nog wat meer info, maar dat is denk ook wel zelf uit te googlelen

[BalusC]

Celerons zijn inderdaad min of meer 'afgedankte pentiums'. Intel produceert processoren in groten getalle en wil er natuurlijk zoveel mogelijk aan verdienen. Welnu, er bestaat geen methode waarmee je altijd 100% correct gebakken processors krijgt. Vooral de L2 cache is gevoelig voor kleine foutjes. Deze processoren worden stuk voor stuk getest en bij diegenen met een beetje brak L2 cache wordt deze gewoon voor de helft uitgeschakeld, zodat alleen de resterende goeie L2 cache wordt gebruikt. De lagere bussnelheid wordt gebruikt, omdat zo'n afgekeurde pentium anders te instabiel wordt. Maar dat hoeft ook niet altijd zo te zijn, daarom zijn de Celerons in feite ook zulke heerlijke overklokbeestjes

[Verwijderd]

BalusC schreef op 28 augustus 2002 @ 20:38:
Celerons zijn inderdaad min of meer 'afgedankte pentiums'. Intel produceert processoren in groten getalle en wil er natuurlijk zoveel mogelijk aan verdienen. Welnu, er bestaat geen methode waarmee je altijd 100% correct gebakken processors krijgt. Vooral de L2 cache is gevoelig voor kleine foutjes. Deze processoren worden stuk voor stuk getest en bij diegenen met een beetje brak L2 cache wordt deze gewoon voor de helft uitgeschakeld, zodat alleen de resterende goeie L2 cache wordt gebruikt. De lagere bussnelheid wordt gebruikt, omdat zo'n afgekeurde pentium anders te instabiel wordt. Maar dat hoeft ook niet altijd zo te zijn, daarom zijn de Celerons in feite ook zulke heerlijke overklokbeestjes

Ik sluit me hier geheel bij aan.

[Verwijderd]

BalusC schreef op 28 augustus 2002 @ 20:38:
Knip

Zo kan je het ook zeggen ja.

[Verwijderd]

wat balusc zegt klopt inderdaad voor de celeron II(hoewel die nooit zo geheten heeft) de originele celeron was wel een eigen design(en had helemaal geen L2 cache) die is maar een half jaartje op de markt geweest en toen kwam de celeron A die had opeens 128kb on die L2 cache. pas de opvolger van die processor maakte gebruik van de door balusc beschreven truc(met een bepaald lasertje disablen ze een deel van het cache). Dit is trouwens nooit door intel erkend dus dat maakt het wel lastig om het te bewijzen aan je collega. Maar ik heb het ooit uit een posting op een forum door een intel employee gehaald.

[Mentalist]

BalusC schreef op 28 augustus 2002 @ 20:38:
Celerons zijn inderdaad min of meer 'afgedankte pentiums'. Intel produceert processoren in groten getalle en wil er natuurlijk zoveel mogelijk aan verdienen. Welnu, er bestaat geen methode waarmee je altijd 100% correct gebakken processors krijgt. Vooral de L2 cache is gevoelig voor kleine foutjes. Deze processoren worden stuk voor stuk getest en bij diegenen met een beetje brak L2 cache wordt deze gewoon voor de helft uitgeschakeld, zodat alleen de resterende goeie L2 cache wordt gebruikt. De lagere bussnelheid wordt gebruikt, omdat zo'n afgekeurde pentium anders te instabiel wordt. Maar dat hoeft ook niet altijd zo te zijn, daarom zijn de Celerons in feite ook zulke heerlijke overklokbeestjes

Lagere bus omdat ze anders instabiel zijn

Het boeit een processor niks op wat voor FSB ie loopt, FSB*multiplier=clocksnelheid en dat is het enige wat voor de processor uitmaakt. Het is wel mogelijk dat als celeron's afgedankte Pentiums zijn, de multiplier al gelockt was, en ze daarom de FSB omlaag moeten gooien omdat de "mislukte" proc van zichzelf minder Mhz clocksnelheid kan hebben. Maar als Intel dan slim is testen ze EERST de L2 cache en gaan ze dan pas de multiplier locken. Al die procs komen van dezelfde band af rollen, dan test Intel tot hoeveel Mhz ze hun werk goed kunnen doen en of de L2 cache werkt. Dan kunnen ze beslissen waar ze de MP op zetten en of de de L2 half disablen of niet.

Het moet voor Intel geen enkel probleem zijn om Celerons met dezelfde FSB als de Pentiums te maken. Puur een kwestie van marketing enzo, ze willen niet dat de celeron in het vaarwater van de Pentium komt.

[Verwijderd]

sommige mensen beweren zelfs dat AMD's afgedankte pentiums zijn....
Altijd lastig om ze te overtuigen, dat het niet zo is....

[BalusC]

W3ird_N3rd schreef op 28 augustus 2002 @ 21:37:
Lagere bus omdat ze anders instabiel zijn

[...]

Ja, zo kun je het ook stellen. Ik doelde hier eerder op de L2 cache; bij een hogere bus heb je meer kans op fouten in de L2 cache, vooral wanneer deze niet helemaal 100% is. Daarom schakelen sommige die-hard overklokkers de L2 cache middels een BIOS setting uit om zo weer verder over te klokken. Mijn beide 500MHz Celeronnetjes halen hooguit 638MHz (85x7.5) met alle 'gevoelige' PCI kaarten eruit en de L2 cache ingeschakeld. Maar wanneer ik de L2 cache uitschakel krijg ik ze zelfs op 667MHz (89x7.5 bij 2.3V)

^{voor de rest klopt het inderdaad ook wat je zegt}

Edit1: oja, dáárom was de L2-loze Covington Celeron ook zo'n superoverklokker
Edit2: mooi linkje tussen oude Favorieten gevonden: Celeron Overcloking FAQ

[memphis]

Nah... begon al met de 486 waarbij en co-processor uitgeschakeld kon worden als bllek dat die niet goed werkte, de co-proc was immers voor velen niet nodig gezien de voorgaande modellen. Om toch nog winst uit de afvalberg te halen werd de 486SX geboerenEn kwam de 487SX (gewoon een goede 486) op de markt als upgrade.

De pentium 60 was gewoon een afgekeurde 66 even zoals de 90 een afgekeurde 100 was als die op de 66mhz bus niet echt stabiel zou gaan lopen. Na de 100/90 kwam ook de 75mhz pentium. Echt troep of gewoon vraag naar low-cost is de vraag, ik weet dat latere P75 modellen met gemak op 133 of zelfs 166MHz konden draaien.

De celeron was gewoon een antwoord op de vraag naar low-cost mede de aanval op de Cyrix/AMD (super)socket-7 modellen die wel voor "weinig" (minder) over de toonbank gingen.

De Celeron 300A (met on-die cache) was zelfs een techniek welke de P-II voor liep, de P-II had nog gewoon externe cache welke op halve snelheid liep terwijl de Celly-A modellen die cache op de proc-snelheid liepen. Om de P-II/III markt te beschermen heeft Intel het op de 66mhz bus gehouden met de celly maar wij tweakers wisten wel beter en was het vrij normaal om toch die 100mhz bus te halen.
Vanuit die celly-A modellen is uiteindelijk de P-III socket370 geboren met ook on-die cache.

Toen de P-III op 133mhz bus ging lopen heeft intel maar besloten om de celly op 100 te laten lopen. maar altijd een aantal megahertzjes lager dan de P-III modelln om ook weer niet in de vingers te snijden dat de celly meer waarde voor zijn geld was.

Nu bij de P4 is de celly een volledig losstaand product ter behoeve aan de vraag naar een low-cost processor.

Dus Nee, de celly is geen afgedankte processor maar een volwaardige bewust langzamer gehouden broetje van de P-III/IV modellen.

[Mentalist]

BalusC schreef op 28 augustus 2002 @ 21:56:
[...]
Ja, zo kun je het ook stellen. Ik doelde hier eerder op de L2 cache; bij een hogere bus heb je meer kans op fouten in de L2 cache, vooral wanneer deze niet helemaal 100% is. Daarom schakelen sommige die-hard overklokkers de L2 cache middels een BIOS setting uit om zo weer verder over te klokken. Mijn beide 500MHz Celeronnetjes halen hooguit 638MHz (85x7.5) met alle 'gevoelige' PCI kaarten eruit en de L2 cache ingeschakeld. Maar wanneer ik de L2 cache uitschakel krijg ik ze zelfs op 667MHz (89x7.5 bij 2.3V)

^{voor de rest klopt het inderdaad ook wat je zegt}

Maar sinds on-die cache loopt het L2 toch allang niet meer met de FSB mee, maar met de cpu?

[roedie]

Tegenwoordig is het nog steeds zo, celeron is de "mislukte pentium"

De nortwood komt er ook als celeron, laser wat L2 cache weg todat je 128Kb hebt en klaar is je celeron. Zo heb je geen andere productie lijn nodig voor een apparte serie (dat is heel duur) en gebruik je de mindere pentiums toch nog als echte proc.

Celerons lijken me bijna pure winst voor intel. volgens mij kunnen die prijzen daarom ook echt tot de grond gaan in princiepe, haal nu je cellie voor 10$ . (als je er 1000 koopt enzo)

[Mentalist]

roedie schreef op 28 augustus 2002 @ 22:06:
Tegenwoordig is het nog steeds zo, celeron is de "mislukte pentium"

De nortwood komt er ook als celeron, laser wat L2 cache weg todat je 128Kb hebt en klaar is je celeron. Zo heb je geen andere productie lijn nodig voor een apparte serie (dat is heel duur) en gebruik je de mindere pentiums toch nog als echte proc.

Celerons lijken me bijna pure winst voor intel. volgens mij kunnen die prijzen daarom ook echt tot de grond gaan in princiepe, haal nu je cellie voor 10$ . (als je er 1000 koopt enzo)

Celerons winst? Intel verkoopt toch liever een (veel duurdere ) Pentium hoor. Ze maken op de celerons ook wel winst, maar op de Pentiums nog meer

En $10? De productieprijs is een stuk lager dan de prijs die de consument betaald, maar $10? Neh.

[BalusC]

W3ird_N3rd schreef op 28 augustus 2002 @ 22:03:
Maar sinds on-die cache loopt het L2 toch allang niet meer met de FSB mee, maar met de cpu?

Nee, sinds de on-die cache loopt de L2 niet meer op de halve snelheid van de CPU. Maar deze is nog altijd afhankelijk van de FSB. De Klamath/Deschutes PentiumII en de Katmai Pentium!!! (allemaal Slot1 met externe L2) hadden 512KB L2 cache die op de helft van de processorsnelheid liep. De vergelijkbare Mendocino Celeron broertjes hadden on-die 128KB L2 cache (kwart dus, ipv helft..) die op de volle CPU snelheid liepen

[Memendo]

W3ird_N3rd schreef op 28 augustus 2002 @ 21:37:
[...]


Lagere bus omdat ze anders instabiel zijn

Het boeit een processor niks op wat voor FSB ie loopt, FSB*multiplier=clocksnelheid en dat is het enige wat voor de processor uitmaakt.

Dat geld maar in beperkte mate, bijv als ik een cpu van 14*100 heb kan ik die niet zomaar op 7*200 laten lopen (afgezien van het mobo en geheugen). Dus 33mhz overbruggen met die instelling kan afentoe voor problemen zorgen, maar meestal zou dat idd wel goed moeten gaan.

[Mentalist]

BalusC schreef op 28 augustus 2002 @ 22:12:
[...]
Nee, sinds de on-die cache loopt de L2 niet meer op de halve snelheid van de CPU. Maar deze is nog altijd afhankelijk van de FSB. De Klamath/Deschutes PentiumII en de Katmai Pentium!!! (allemaal Slot1 met externe L2) hadden 512KB L2 cache die op de helft van de processorsnelheid liep. De vergelijkbare Mendocino Celeron broertjes hadden on-die 128KB L2 cache (kwart dus, ipv helft..) die op de volle CPU snelheid liepen

Dat dacht ik dus al, dat liep dus op volle cpu snelheid, hoe is dat dan afhankelijk van de FSB

Ik bedoel, als je dan de FSB verhoogt en tegelijk de multiplier verlaagt draait de cpu nog op dezelfde clockspeed, en de L2 cache draait gewoon op volle cpu snelheid. Am I right or what Dan kun je toch gewoon de FSB verhogen met lagere multiplier zonder dat de L2 gaat zeuren, en als dat niet het geval is, op welke manier "ziet" die L2 cache dan nog iets van de FSB

[BalusC]

Multiplier ~ aantal bewerkingen per FSB clock (weet ik overigens niet 100% zeker)
Het loopt in principe dus nog steeds op dezelfde snelheid

[ Voor 0% gewijzigd door BalusC op 28-08-2002 22:42 . Reden: onzekerheid toegevoegd ]

[Adm.Spock]

Die lagere FSB wordt veroorzaakt doordat er wel 's wat doorfikt bij het testen, dit gebeurt bij ca. 40% van alle CPU's, het is voor Intel gewoon een puur economische stap om "uitgefikte" P4's als Celerons op de markt te brengen. Dit zorgt voor een kleiner verlies, want als Intel mocht kiezen zou de Celeron gewoon niet bestaan.

[Verwijderd]

Adm.Spock schreef op 28 augustus 2002 @ 22:36:
Die lagere FSB wordt veroorzaakt doordat er wel 's wat doorfikt bij het testen, dit gebeurt bij ca. 40% van alle CPU's, het is voor Intel gewoon een puur economische stap om "uitgefikte" P4's als Celerons op de markt te brengen. Dit zorgt voor een kleiner verlies, want als Intel mocht kiezen zou de Celeron gewoon niet bestaan.

Inderdaad.

[Shuriken]

OMG

En de kleinere aantal pipelines die bakken ze er zeker ook naderhand in?
Yeah right

[P5ycho]

Adm.Spock schreef op 28 augustus 2002 @ 22:36:
Die lagere FSB wordt veroorzaakt doordat er wel 's wat doorfikt bij het testen, dit gebeurt bij ca. 40% van alle CPU's, het is voor Intel gewoon een puur economische stap om "uitgefikte" P4's als Celerons op de markt te brengen. Dit zorgt voor een kleiner verlies, want als Intel mocht kiezen zou de Celeron gewoon niet bestaan.

Wat een gelul zeg, Intel maakt gewoon allemaal dezelfde cores en zet eventueel een stuk L2 cache uit mocht dit defect zijn of de markt er om vragen. Dat is gewoonweg goedkoper. Die 40% zuig je uit je duim want Intel geeft geen cijfers vrij over yields en dergelijke. Het woordje FSB is in deze hele thread compleet overbodig. het zal een CPU een worst wezen of hij op 16x100, 8x200 of 4x 400 loopt. Ik cind het echt belachelijk worden dat de helft van de antwoorden in een thread als deze gewoon voor 90% hersenspinsels zijn. Get your facts straight people!

[Verwijderd]

Uh sinclair...
Hoe kan een opvolger een gedowngrade voorganger zijn?
ivm p90 = slechte p60

[Mentalist]

BalusC schreef op 28 augustus 2002 @ 22:34:
Multiplier ~ aantal bewerkingen per FSB clock (weet ik overigens niet 100% zeker)
Het loopt in principe dus nog steeds op dezelfde snelheid

En daar loopt de L2 cache dus op, maw, ik had gelijk

P5ycho schreef op 28 augustus 2002 @ 22:53:
[...]


Wat een gelul zeg, Intel maakt gewoon allemaal dezelfde cores en zet eventueel een stuk L2 cache uit mocht dit defect zijn of de markt er om vragen. Dat is gewoonweg goedkoper. Die 40% zuig je uit je duim want Intel geeft geen cijfers vrij over yields en dergelijke. Het woordje FSB is in deze hele thread compleet overbodig. het zal een CPU een worst wezen of hij op 16x100, 8x200 of 4x 400 loopt. Ik cind het echt belachelijk worden dat de helft van de antwoorden in een thread als deze gewoon voor 90% hersenspinsels zijn. Get your facts straight people!

Zie je nou wel, ik had gelijk

[P5ycho]

W3ird_N3rd schreef op 28 augustus 2002 @ 22:19:
[...]


Dat dacht ik dus al, dat liep dus op volle cpu snelheid, hoe is dat dan afhankelijk van de FSB

Ik bedoel, als je dan de FSB verhoogt en tegelijk de multiplier verlaagt draait de cpu nog op dezelfde clockspeed, en de L2 cache draait gewoon op volle cpu snelheid. Am I right or what Dan kun je toch gewoon de FSB verhogen met lagere multiplier zonder dat de L2 gaat zeuren, en als dat niet het geval is, op welke manier "ziet" die L2 cache dan nog iets van de FSB

Bij de Pentium Classic/MMX was L2 cache FSB afhankelijk, de Pro had het in de core ingebakken maar niet ondie, het was meer een 2 core oplossing waarvan 1 de cache en 1 de daadwerkelijke core was (duur!). Dit was niet meer afhankelijk van de FSB. De PII en PIII tot en met 600Mhz had 'onprint' cache, dit liep op 1/x snelheid van de core en was ook niet meer afhankelijk van de FSB. had je een 600 met 300Mhz cache, dan werd bij 650Mhz de cachespeed 325Mhz. Bij ondie cache (wat het huidige systeem is) loopt de cache gelijk aan de corespeed.

K5, K6 en K6II series hadden geintegreerde L1 maar L2 op FSB speed, extern dus. logisch, omdat ze de architectur van de Pentium als basis hadden. De K6III had ondie L1 en L2, waardoor de externe L2 een L3 cache werd. Athlons waren tot de 1Ghz 'onprint' cache CPU's, de Thunderbird bracht ondie cache met zich mee en sindsdien is het niet meer veranderd.

_{heb ik nog iets gemist?}

[memphis]

Verwijderd schreef op 28 augustus 2002 @ 22:53:
Uh sinclair...
Hoe kan een opvolger een gedowngrade voorganger zijn?
ivm p90 = slechte p60

Lezen is ook een vak
even zoals de 90 een afgekeurde 100 was

[Mentalist]

Sinclair schreef op 29 augustus 2002 @ 07:00:
[...]


Lezen is ook een vak
even zoals de 90 een afgekeurde 100 was

Nogal logisch. Al die procs komen van dezelfde wafer en de 1 kan nu eenmaal sneller dan de ander. Ze hebben niet echt een "P100" wafer (gehad) ofzo. Er komen procs af, en wat er op 100 Mhz kan gaat op 100, en wat maar 90 haalt op 90. Je kunt ook zeggen dat de 100 Mhz procs P90's waren die zo'n hoge kwaliteit hadden dat ze ook wel wat hoger konden

Over je stukje van de P75, ik heb een P75 gehad die met standaard (flut) koeling naar 120 ging zonder voltage verhoging (instabiel@133), en een P75 die niet eens op 55*1.5 (82,5) wou, het laagste wat er in te stellen viel, deed het alleen op 75.