Toekomstige chipset ??

[de-don]

De volgende vraag aan jullie:

Mijn collega had het er over dat er een chipset gaat komen waarbij Northbridge en Southbridge geintergreerd gaan worden zodat de bottleneck van de databus verleden tijd gaat worden.

Heeft één van jullie enig idee waar hij op doelt, want zelf kon hij het niet vertellen.
Hij had het er wel over dat dit waarschijnlijk voor de P4 zal zijn.
En hij heeft mij eigenlijk wel erg nieuwschierig gemaakt. Hij zei dat hij een nieuw systeem wil gaan kopen, maar op die chipset wacht.

[frapex]

de SIS745 voor AMD en de SIS645 voor Intel hebben al een geintegreerde north & south-bridge..

[de-don]

frapex schreef op 23 augustus 2002 @ 12:29:
de SIS745 voor AMD en de SIS645 voor Intel hebben al een geintegreerde north & south-bridge..

En zitten die dan in één chip ?

Ik hoopte eigenlijk stiekum dat het een Intel zou zijn/worden

[BalusC]

En met de komst van de AMD Hammer, welke een geïntegreerde geheugencontroller heeft (wat oorpronkelijk in de Northbridge zou zitten), is het eenvoudiger voor de chipsetbakkers geworden om het overblijfsel van de Northbridge (zonder geheugencontroller dus) samen te voegen met de Southbridge. Zie voor meer details de grote Hammer topics hier in PMG

[frapex]

de-don schreef op 23 augustus 2002 @ 12:45:
[...]


En zitten die dan in één chip ?

Ik hoopte eigenlijk stiekum dat het een Intel zou zijn/worden

Ja, zitten in een chip, enne, lekker boeie dat het geen intel chipset is.. de SIS645 werkt uitstekend met de Pentium IV

[de-don]

frapex schreef op 23 augustus 2002 @ 12:47:
[...]


Ja, zitten in een chip, enne, lekker boeie dat het geen intel chipset is.. de SIS645 werkt uitstekend met de Pentium IV

Zal je wel gelijk in hebben.
Maar ik ben nou eenmaal wat conservatief. En ik ben toch wel een voorstander van Rdram
Maar als ik het bekijk, begint SIS inderdaad steeds interessanter te worden

[Hermanvh]

de-don schreef op 23 augustus 2002 @ 12:52:
[...]


Zal je wel gelijk in hebben.
Maar ik ben nou eenmaal wat conservatief. En ik ben toch wel een voorstander van Rdram
Maar als ik het bekijk, begint SIS inderdaad steeds interessanter te worden

Volgens mij stond er pas geleden op de Frontpage ook een posting over SiS die een RDram chipset zou gaan produceren voor de P4

edit:

FF posting opgezocht

SiS introduceert R658 RDRAM chipset

[Bartjuh]

frapex schreef op 23 augustus 2002 @ 12:29:
de SIS745 voor AMD en de SIS645 voor Intel hebben al een geintegreerde north & south-bridge..

Je vergeet de sis 735

[Verwijderd]

Bartjuh schreef op 23 augustus 2002 @ 13:18:
[...]

Je vergeet de sis 735

Die is al een jaar uit, zit nmlk. op mijn K7S5A

[de-don]

Het gaat ons eigenlijk alleen om de P4 chipsets.

En eigenlijk het liefst ook om Intel Chipsets

[ Voor 0% gewijzigd door de-don op 23-08-2002 14:01 . Reden: Toevoeging ]

[BalusC]

Jep, SiS is inderdaad 'groot' in single chip chipsets

Het begon al met de 5571 (Trinity) voor de P54C/P55C (Pentium(MMX)). Momenteel kun je nog kiezen uit de 633(T) en 635(T) voor de Pentium!!!(T) en de 733/735/745 voor de K7 (Athlon/Duron). Aan het eind van dit jaar komt SiS dus met de 648 en 658 voor de Pentium4. De toekomstige SiS 755 en 760 chipsets voor de AMD Hammer bestaan daarentegen weer uit 2 delen. Overigens zijn die twee delen verbonden met een 1066MB/s snelle MuTIOL verbinding, wat dus zeker geen "bottleneck" vormt

Edit: alleen Intel? Nee, Intel heeft geen plannen met single chip chipsets, dus je topicje zal hier hoogstwaarschijnlijk doodbloeden

Edit2: nu ik je redenering nog eens bekijk,

de-don schreef op 23 augustus 2002 @ 12:22:
Mijn collega had het er over dat er een chipset gaat komen waarbij Northbridge en Southbridge geintergreerd gaan worden zodat de bottleneck van de databus verleden tijd gaat worden.

Welke bottleneck van de databus
Die tussen de North- en Southbridge? Een beetje bull lijkt me, elk fatsoenlijk chipsetbakker heeft natuurlijk wel rekening gehouden met de vereiste bandbreedte tussen de North- en de Southbridge. Zo snel draaien de IDE, PCI en ISA apparaten nou ook weer niet

[de-don]

Sorry, maar als ik dit bericht bekijk dan heeft de SIS648 ook een losse Southbridge, namelijk de SIS962.
En volgens dit bericht heeft de SIS658 ook een losse Southbridge, namelijk de SIS963.
Dusseehhh...........??? nog meer mensen, andere ideeën ??

De snelheid/bandbreedte van de bus tussen North- en Southbridge is dus max. (bij SIS i.i.g.) 1066 MB/s en dat vind ik dus niet zo veel als je bedenkt dat het geheugen alleen al op 4,2 GB zit, dus daar komt mijn idee van "Bottleneck" o.a. vandaan

Maar kan ik concluderen dat Intel niet met een "Single Chip" komt

[BalusC]

Alsof al de geheugenbandbreedte alléén voor de PCI/IDE/ISA apparaten gebruikt mag worden..

Kijk, een doodnormaal PCI apparaat is tegenwoordig 32bits en 33MHz snel. Dat maakt dus 133MB/s. Datzelfde geldt voor IDE en dan spreek ik nog niet over ISA (floppy enzo). Denk je dat je al die 4,2GB/s bandbreedte nodig hebt voor alleen maar "southbridge-apparaten"? Nee, ik dacht het niet hé

[de-don]

BalusC schreef op 23 augustus 2002 @ 14:46:
Alsof al de geheugenbandbreedte alléén voor de PCI/IDE/ISA apparaten gebruikt mag worden..

Kijk, een doodnormaal PCI apparaat is tegenwoordig 32bits en 33MHz snel. Dat maakt dus 133MB/s. Datzelfde geldt voor IDE en dan spreek ik nog niet over ISA (floppy enzo). Denk je dat je al die 4,2GB/s bandbreedte nodig hebt voor alleen maar "southbridge-apparaten"? Nee, ik dacht het niet hé

Ik wil niet zeuren hoor
Maar je vergeet toch wel een paar belangrijke apparaten zoals USB2.0 en Firewire.

Dus 4,2 hoeft ook weer niet, maar als er met diverse apparaten gelijktijdig gecommuniceerd wordt, kan ik me goed voorstellen dan 1,066 wat te kort kan zijn om het soepel te laten verlopen.
Misschien is 1066 MB/s wel genoeg, maar ik zie in deze link dat de andere, en met name dan de Tehama van Intel (850E), vele lagere snelheden hebben tussen de bridgen.


^{de-don begint de SIS steeds interessanter te vinden}