De klassieke processors zijn in de loop van de ontwikkeling gaan beschikken over steeds gecompliceerdere instructies, zoals sprong-instructies onder de meest exotische voorwaarden, en vele subtiel verschillende versies van eenzelfde commando, bijvoorbeeld vele verschillende manieren om een geheugen-adres te specificeren. Het grote voordeel voor machine-code- en assembly-programmeurs is dat 1 statement een hoop werk doet, dus minder schrijfwerk. Deze instructies duurden echter ook wel lang, en ook het vinden van de juiste code in de micro-code van de processor duurt veel langer bij grote aantallen instructies.
Er is een idee ontstaan dat het terugbrengen van de aantallen en variaties van instructies uiteindelijk een hogere haalbare performance op zou leveren, en processoren die onder die ideeen zijn ontwikkeld noemen we RISC, wat staat voor Reduced Instruction Set CPU, en de klassieke ontwerpen worden dan in contrast CISC genoemd, voor Complex ISC.
Een van de nadelen van RISC is dat niet alleen het schrijfwerk van machine-code en assembly-programmeurs sterk toeneemt (factortje 3-5 is normaal, maar dat is nou eenmaal een vak wat alleen nog maar bij bouwers van operating-systems en compilers voorkomt), maar dat ook gecompileerde code van hogere programmeer-talen (Pascal, C, C++) een aantal malen groter wordt (maar ja, wat kosten geheugen en disk tegenwoordig nog).
Er is een idee ontstaan dat het terugbrengen van de aantallen en variaties van instructies uiteindelijk een hogere haalbare performance op zou leveren, en processoren die onder die ideeen zijn ontwikkeld noemen we RISC, wat staat voor Reduced Instruction Set CPU, en de klassieke ontwerpen worden dan in contrast CISC genoemd, voor Complex ISC.
Een van de nadelen van RISC is dat niet alleen het schrijfwerk van machine-code en assembly-programmeurs sterk toeneemt (factortje 3-5 is normaal, maar dat is nou eenmaal een vak wat alleen nog maar bij bouwers van operating-systems en compilers voorkomt), maar dat ook gecompileerde code van hogere programmeer-talen (Pascal, C, C++) een aantal malen groter wordt (maar ja, wat kosten geheugen en disk tegenwoordig nog).
The number of things that Arthur couldn't believe he was seeing was fairly large
Oeps, ging over RISC, niet over Rise...
he bedankt mvdejong!
maaruh waneer of waarvoor worden die risc pc dan voornamelijk voor gebruikt?
Ze zij voor een huishouden was ongebruikelijk, toch?
maaruh waneer of waarvoor worden die risc pc dan voornamelijk voor gebruikt?
Ze zij voor een huishouden was ongebruikelijk, toch?
Als mij vraagt zitten ze veel in Palmtops, telefoons en zo. En als ik me niet vergis worden ze in supercomputers ook nog gebruikt, maar weet niet zeker.
En ik meende ook dat een deel van je core van de CPU (Intel/AMD) ook op RISC is gebaseerd (klein deel dan he de rest is Cisc) en meende ook zelfde voor GPU.
Eppie
En ik meende ook dat een deel van je core van de CPU (Intel/AMD) ook op RISC is gebaseerd (klein deel dan he de rest is Cisc) en meende ook zelfde voor GPU.
Eppie
mvdejong is een beetje in de war. zijn verhaal klopt wel maar gaat over processoren die volgens het risc-principe werken.
wat biosphere bedoelt is de acorn riscpc. da's een personal computer die gebouwd was rond de arm en strongarm processoren en met riscos als besturingssysteem. de riscpc (of eigenlijk z'n voorganger de acorn archimedes) was indertijd de eerste personal computer met een risc processor.
de acorn archimedes werd rond 1987 op de markt gebracht en was in engeland een bescheiden succes (paar honderdduizend stuks verkocht).
als je meer wilt weten zeg je het maar...
wat biosphere bedoelt is de acorn riscpc. da's een personal computer die gebouwd was rond de arm en strongarm processoren en met riscos als besturingssysteem. de riscpc (of eigenlijk z'n voorganger de acorn archimedes) was indertijd de eerste personal computer met een risc processor.
de acorn archimedes werd rond 1987 op de markt gebracht en was in engeland een bescheiden succes (paar honderdduizend stuks verkocht).
als je meer wilt weten zeg je het maar...
en, oh ja, de arm risc-processor werd oorspronkelijk door acorn ontwikkeld maar is later in de firma arm ltd. ondergebracht omdat er veel belangstelling voor was vanwege z'n lage kosten en stroomverbruik.
later is arm gaan samenwerken met digital en toen is de strongarm ontwikkelt die tegenwoordig idd in veel pda's enzo gebruikt wordt.
later is arm gaan samenwerken met digital en toen is de strongarm ontwikkelt die tegenwoordig idd in veel pda's enzo gebruikt wordt.
Verwijderd
Ik ben o.a. sysadmin van twee IBM RS/6000 systemen (een E30 en een E50) Daar zitten echte RISC CPU's in.
Een CISC instructie heeft een variabele lengte, een RISC instructie heeft altijd een vaste lengte. Daarom is het decoderen van een RISC instructie een stuk eenvoudiger en dus sneller.
Verder werken RISC instructies met een LOAD/STORE architectuur. Dat betekent dat alle instructies met registers werken (een RISC CPU heeft dus ook veel meer registers dan een CISC CPU). Alleen de instructies LOAD en STORE kunnen het geheugen benaderen. Bij een CISC kan elke instructie met operands uit het geheugen werken. Deze LOAD/STORE manier verhoogt eveneens de snelheid, omdat geheugen traag is en registers snel.
De huidige Pentiums / Athlons zijn in de kern een RISC processor. Ze gebruiken alleen extern (naar de programmeur) een CISC instructieset en interpreteren die dan naar RISC. Zo'n CPU heeft dus ook veel meer registers intern dan er in het programmeermodel aanwezig zijn.
De SPARC's, Alpha's etc zijn volledige RISC processors, met RISC programmeermodel, en zijn (mede) daarom ook sneller dan hun x86 tegenhangers op hogere kloksnelheden.
Verder werken RISC instructies met een LOAD/STORE architectuur. Dat betekent dat alle instructies met registers werken (een RISC CPU heeft dus ook veel meer registers dan een CISC CPU). Alleen de instructies LOAD en STORE kunnen het geheugen benaderen. Bij een CISC kan elke instructie met operands uit het geheugen werken. Deze LOAD/STORE manier verhoogt eveneens de snelheid, omdat geheugen traag is en registers snel.
De huidige Pentiums / Athlons zijn in de kern een RISC processor. Ze gebruiken alleen extern (naar de programmeur) een CISC instructieset en interpreteren die dan naar RISC. Zo'n CPU heeft dus ook veel meer registers intern dan er in het programmeermodel aanwezig zijn.
De SPARC's, Alpha's etc zijn volledige RISC processors, met RISC programmeermodel, en zijn (mede) daarom ook sneller dan hun x86 tegenhangers op hogere kloksnelheden.
Balans Energie 48,2kWh batterij | 7.395 Wp Enphase | Vaillant aroTHERM Plus 75
Pagina: 1