Zou het mogelijk zijn dat de cache de beperkende factor is bij het overclocken van een celly? (omdat deze op de corespeed loopt)
MAW: zou ie (kwa mhz''en) sneller kunnen als de l2 cache uitstaat? Waarschijnlijk loopt het zaakje langzamer zonder l2 cache, maar het staat zo leuk 566@1133
MAW: zou ie (kwa mhz''en) sneller kunnen als de l2 cache uitstaat? Waarschijnlijk loopt het zaakje langzamer zonder l2 cache, maar het staat zo leuk 566@1133