[FPGA] Klopt de logica van dit SystemVerilog bestandje?

Pagina: 1
Acties:

Vraag


  • Randozart
  • Registratie: April 2026
  • Nu online
Hoi allemaal,

Ik ben nieuw op het forum, gezien ik toch wat makkelijker wilde kletsen met het Nederlandse corpus van techneuten. Ik ben namelijk na 10 jaar vooral met Software bezig te zijn nu in de wereld van hardware en FPGAs gedoken. Ik heb voorheen al het nodige met Arduino gedaan, maar ik wilde gewoon meer. Het was ook een beetje een ongelukje, want ik was bezig met een eigen programmeertaal, en realiseerde me dat deze erg makkelijk kon transpileren naar SystemVerilog. Aldus dat ik maar gewoon ben gaan pielen met de taal en transpilatie ervan.

Helaas heb ik veel minder kennis over hardware dan ik zou willen, en hoewel ik rekening heb proberen te houden met signaalsterkte, klokcycli en andere typische FPGA puntjes ben ik, in de basis, gewoon erg onervaren en kan ik nog niet heel scherp zien waar ik mogelijk nog iets mis. Dus, bij deze even een algemene vraag:

Afbeeldingslocatie: https://tweakers.net/i/q68nr6ZS6zCzlr5CblCW14kNpzo=/fit-in/4000x4000/filters:no_upscale():strip_exif()/f/image/Wy0L0Me4iJ01j7ty9zyiniA6.png?f=user_large

https://github.com/Randozart/brief-gpu

Dit is mijn simpele proof of concept van een simpele GPU. Het gooit eigenlijk gewoon data aan één kant erin via een AXI4 interface samen met een opcode. De opcode wordt uitgevoerd op de data, en de geflipte bits worden weer teruggestuurd. Echt heel basaal en simpel. Theoretisch zou het moeten werken, en toen ik een simulatie draaide met een testbench leek het ook te kloppen, en daar zijn de specs op gebaseerd (met wat bierviltjeswiskunde), maar ik kan en zal het hier waarschijnlijk gewoon mis hebben. Is iemand in staat te verifiëren of de logica ongeveer klopt en of het bord ook daadwerkelijk fysiek in staat is dit te doen? Ik hoor het graag!