Samsung geeft details Exynos-soc met Mongoose-cores vrij

[H!GHGuY]

De M1 ondersteunt volledige out-of-order-verwerking van de instructies, wat betekent dat de instructies niet sequentieel hoeven worden afgewerkt: als instructies eerder voltooid zijn, kan verder gewerkt worden aan andere instructies.

Hopelijk is dit gewoon ongelukkig geformuleerd... Instructies hebben typisch een fixed aantal cycles nodig en kunnen dus niet "eerder voltooid" zijn.
Out-of-order betekent gewoon dat als een instructie nog niet uitgevoerd kan worden dat dan een andere alvast de pipeline in kan (mits een hoop voorwaarden).

Na de branch prediction worden instructies in de 64KB grote instructiecache, compleet met tlb, opgeslagen en naar de instruction queue gestuurd.

caches en TLB's hebben weinig met elkaar te maken, behalve dat de TLB eigenlijk ook een cache is voor de page tables. Maar verder kun je niet claimen dat de i-cache en iTLB of d-cache en dTLB gerelateerd zijn of met elkaar te maken hebben.

Een adres wordt van virtueel -> fysiek adres omgezet via de page tables, welke de TLB als cache heeft. Data van memory wordt gecached in de caches.
De enige intersectie die er kan zijn is dat sommige architecturen virtuele addressen gebruiken in de cache en andere fysieke adressen, maw de adres-translatie zit bij de een voor de cache en bij de andere na de cache.

Elke M1-core beschikt over een integer- en een floating point-unit en de uitkomst van berekeningen wordt in een 32KB grote datacache opgeslagen.

Ook wanneer je leest van een geheugen operatie (zonder schrijven) wordt de relevante data in de cache geladen... Het is dan wel tof geformuleerd, maar de zin slaat daardoor technisch gezien wel nergens meer op. Hetzelfde idee krijg ik bij de andere onnauwkeurigheden ook.

[willemdemoor]

Goede punten, hier en daar beetje getweaked