AMD levert eerste Bulldozer-server-cpu's

[Sphere-]

http://tweakers.net/nieuw...ulldozer-server-cpus.html

De Interlagos, zoals de codenaam van de Opteron 6200 luidt, is opgebouwd uit twee Valencia-dies die ieder acht zogeheten Bulldozer-bouwstenen bevatten. De bouwstenen zijn op hun beurt opgebouwd uit twee Bulldozer-cpu-kernen en een floating point-unit. In totaal maakt dat zestien cpu-cores en acht fp-eenheden.

Een Valencia die bestaat uit 4 modules met elk 2 cores (8 cores in totaal dus).



Overigens zou ik gewoon het woord "module" gebruiken in plaats van "bouwsteen".

[ Voor 7% gewijzigd door Sphere- op 07-09-2011 15:00 ]

[GENETX]

Sowieso vind ik het volgende ook onduidelijk en onvolledig.

De bouwstenen zijn op hun beurt opgebouwd uit twee Bulldozer-cpu-kernen en een floating point-unit. In totaal maakt dat zestien cpu-cores en acht fp-eenheden.

Hoezo Bulldozer-cpu-kernen Iedere Bulldozer module heeft gewoon 2 threads. Allereerst heeft iedere module 2 Integer-pipelines voor integer bewerkingen. Daarnaast zijn er 2x 128-bit FMAC's beschikbaar per module. Iedere thread heeft dus een Integer pipeline en een 128-bit FMAC ter beschikking.

Het is dan ook zo dat iedere thread een floatingpoint instructie kan uitvoeren zonder op de ander te wachten. De beide FMAC's worden pas gebundeld bij 256-bit AVX-instructies. Pas dan moet de ene thread op de ander wachten.

Het is dus niet zozeer dat er 2 kernen zijn en een fp-eenheid. Het is zo dat een module 2 threads simultaan kan uitvoeren en daardoor in performance bijna een "native" dualcore kan evenaren. Een module kan echter slechts 1 256-bit AVX instructie verwerken, daarvoor worden bijde 128-bit FMAC's samengevoegd.

Wat je in zo'n module ziet zijn namelijk alle componenten die normaalgesproken een "core" vormen, en niet slechts de integer core zoals in de afbeelding. AMD deelt dus echter veel componenten om twee threads te kunnen verwerken. Zaken die niet effectief gedeeld kunnen worden (integer cores, L1 datacache, 128-bit FPU) zijn dubbel uitgevoerd om de performance hoog te houden. Daarom noemt AMD het een dualcore. De 2x 128-bit FMAC hebben als voordeel ook te kunnen worden gecombineerd tot 1 256bit fpu.

Goed, de materie is lastig voor mensen die geen colleges computerarchitectuur en dergelijke hebben gevolgd.

Beter zou zijn:

De bouwstenen zijn op hun beurt zo opgebouwd dat ze 2 threads gelijktijdig kunnen verwerken. Daarvoor zijn twee integer-cores en twee 128-bit fp-eenheden beschikbaar. Bij verwerking van 256-bit AVX-instructies kunnen beide fp-eenheden worden samengevoegd waardoor slechts één thread floatingpoint-getallen kan verwerken.

[ Voor 32% gewijzigd door GENETX op 07-09-2011 15:51 ]

[blackTIE]

@GENETX, Je hebt gelijk. Ik zal het aanpassen met jou gesuggereerde passage. Normaal gesproken zou Willem een dergelijk nieuwtje tikken, maar die is samen met een aantal andere collega's richting de VS afgereist voor de IDF. Mijn kennis van cpu's en Bulldozer in het bijzonder gaat iets minder diep...

[ Voor 6% gewijzigd door blackTIE op 07-09-2011 16:45 ]

[GENETX]

No problemo, een stuk beter zo . Ik heb het al eerder gemeld, maar blijf het jammer vinden dat het expertpanel zo beperkt is op het moment. Maar mocht er binnenkort weer zo'n moment zijn, ik ben doorgaans wel bereikbaar

[blackTIE]

Ik zal eraan denken thnx.