Moederborden : Bussen / Controllers

Pagina: 1
Acties:
  • 177 views

Acties:
  • 0 Henk 'm!

Anoniem: 382349

Topicstarter
Beste tweakers _/-\o_ ,

Ik had enkele vraagjes omtrent het moederbord.
Deze zijn:

-De MCH (north) maakt via de FSB connectie met de CPU,
de ICH (south) maakt via de MCH verbinding met de CPU.
Hoe heet de bus die de ICH met de MCH verbindt?

-De DMA controller heeft er voor gezorgd dat de CPU rechtstreeks
met het RAM (L3) kan praten, heeft de memory controller nog een functie nu?

-Wat is het grote verschil van een Sandy-bridge board ten op zichtte van een ouder bord?

-Klopt het dat L2 Cache vroeger buiten de CPU lag op een apparte Chip?

-MCH verbindt de snellere apparaten met de CPU, de ICH doet dit via de MCH voor de tragere apparaten, klopt dit?

vol hoop wachtend op een ervaren antwoord

Lucidarme Thijs

BTW... ik hoorde dat er vroeger een topic was waarin een volledige handleiding te vinden was van hoe je een PC in elkaar steekt. Het eerste hoofdstuk zou iedere hardware component bespreken. Weet iemand bier soms de titel of URL van a.u.b.

Acties:
  • 0 Henk 'm!

  • dion_b
  • Registratie: September 2000
  • Laatst online: 14:24

dion_b

Moderator Harde Waren

say Baah

Welkom op GoT en welkom in de 21e eeuw...

Serieus: je hebt het over "het moederbord", maar de zaken die je noemt (MCH/ICH) zijn specifiek voor één chipsetfabrikant voor één periode (1999 Intel i810 tem 2008 P/G/Q45). De bus tussen (G)MCH en ICH is trouwens minimaal eens veranderd in die periode.

Ondertussen wordt een andere architectuur gebruikt door Intel, die lijkt op wat AMD al jaren gebruikt.

Je duidt RAM als "L3", maar dat is in de mainstream niet meer zo aangezien L3 SRAM cache op de CPU die gemeengoed geworden is. RAM als L3 is puur iets voor de jaren 1992 (toen L2 cache gemeengoed werd) -2009 (toen L3 cache gemeengoed werd) - en verder *zit* de memory controller tegenwoordig in de CPU...

Als ik de vraag over Sandy Bridge hoor denk ik dat iemand een klok-klepel verhaal gehoord heeft, en doelt op een wijziging die bij Intel juist twee generaties eerder (Lynnfield) plaatsgevonden heeft, en bij AMD reeds in 2003.

Je vraag over cache gaat veel verder terug (jaren '90 en eerder), en staat ten onrechte in enkelvoud.


Al met al klinkt dit heel erg als een huiswerkopgave waar nog erg weinig tijd in gestoken is. Huiswerkvragen zijn niet verboden op GoT, maar moeten aan dezelfde eisen doen qua eigen inzet als reguliere vragen. Dat
is hier helaas niet het geval. Een groot deel van de vragen die je stelt worden al beantwoord in de overzichtsartikelen op Wikipedia over de betrokken componenten (ICH), aangevuld met technology artikelen op de betere sites (artikelen op Anandtech.com en Tomshardware.com over Sandy Bridge maar ook over cache en chipsets).

Mocht je na die moeite wel gedaan te hebben nog specifieke vragen over hebben dan mag je ze hier stellen, maar maak dan duidelijk wat je zelf gedaan hebt aan de hand van links naar wat je gelezen hebt, en maak ook duidelijk waar je je eigen aannames vandaan hebt (want als ik het zo lees haal je ofwel zelf erg veel door elkaar, of je hebt een barslechte reader...)

Oslik blyat! Oslik!


Dit topic is gesloten.