Ik heb nog wat aanvullingen voor het nieuwsbericht over de Intel MIC architectuur.
Foto van de chip:
http://download.intel.com...mages/Aubrey_Isle_die.jpg
De keynote presentatie waarin hij gepresenteerd werd gisteren:
http://download.intel.com..._2010_Skaugen_keynote.pdf
Hierin zijn ook wat meer details te vinden op pagina 34;
• 32 cores, 1.2 GHz
• 128 threads at 4 threads / core
• 8MB shared coherent cache
• 1-2GB GDDR5
En het blijkt dus meer een accelerator based architectuur te zijn en niet iets wat op zichzelf staat. (pag. 35)
Foto van de chip:
http://download.intel.com...mages/Aubrey_Isle_die.jpg
De keynote presentatie waarin hij gepresenteerd werd gisteren:
http://download.intel.com..._2010_Skaugen_keynote.pdf
Hierin zijn ook wat meer details te vinden op pagina 34;
• 32 cores, 1.2 GHz
• 128 threads at 4 threads / core
• 8MB shared coherent cache
• 1-2GB GDDR5
En het blijkt dus meer een accelerator based architectuur te zijn en niet iets wat op zichzelf staat. (pag. 35)
Please do not contact me telepathically.