nieuws: AmigaOne X1000 krijgt programmeerbare co-processor en dualcore-ppc
Het is wellicht mogelijk om meerdere van deze kits te linken met een 'xlink' maar tot op heden is dat nog niet gedaan.
Overigens is het wellicht interessant om te vermelden dat deze processor niet alleen zo geschikt is als co-processor omdat het aan 8 threads tegelijk kan werken maar ook omdat het een 'event driven' processor is. Normale processors maken gebruik voor interrupts om bijvoorbeeld een handeling te doen als een poort van status veranderd. Het nadeel daarvan is dat de volledige context gesaved en gerestored moet worden bij een interrupt wat een grote invloed heeft op de performance voor i/o taken. Op de event-driven manier weet je dat er een bepaald event gaat gebeuren (bijvoorbeeld poort die een bepaalde status krijgt). Vervolgens blockt de thread totdat dat event gebeurd en kan het de event direct de volgende thread clock cycle verwerken zonder de context te moeten saven. De processor heeft verder zeer innovatieve functies zoals timed ports (je kan de status van een poort veranderen op een bepaalde timer waarde, veel nauwkeuriger dan met interrupts), serdes, buffered ports en andere. Mede door deze eigenschappen is deze processor in staat om volledig in software een ethernet MAC en HiSpeed USB 2.0 MAC te implementeren (taken die typisch door een FPGA of ASIC gedaan worden).
Dat moet 400 MIPS zijn.De chip is met 4000 mips niet zo krachtig, maar kan wel aan acht draadjes tegelijk werken
Dat is een fout op de website van A-eon. XMOS heeft tot nu toe een referentieboard gebouwd met 16 quad-core processors (64 cores, 512 threads). Zie https://www.xmos.com/products/development-kits/xmp-64Volgens A-eon zijn er al referentieborden met 256 cores gebouwd.
Het is wellicht mogelijk om meerdere van deze kits te linken met een 'xlink' maar tot op heden is dat nog niet gedaan.
Overigens is het wellicht interessant om te vermelden dat deze processor niet alleen zo geschikt is als co-processor omdat het aan 8 threads tegelijk kan werken maar ook omdat het een 'event driven' processor is. Normale processors maken gebruik voor interrupts om bijvoorbeeld een handeling te doen als een poort van status veranderd. Het nadeel daarvan is dat de volledige context gesaved en gerestored moet worden bij een interrupt wat een grote invloed heeft op de performance voor i/o taken. Op de event-driven manier weet je dat er een bepaald event gaat gebeuren (bijvoorbeeld poort die een bepaalde status krijgt). Vervolgens blockt de thread totdat dat event gebeurd en kan het de event direct de volgende thread clock cycle verwerken zonder de context te moeten saven. De processor heeft verder zeer innovatieve functies zoals timed ports (je kan de status van een poort veranderen op een bepaalde timer waarde, veel nauwkeuriger dan met interrupts), serdes, buffered ports en andere. Mede door deze eigenschappen is deze processor in staat om volledig in software een ethernet MAC en HiSpeed USB 2.0 MAC te implementeren (taken die typisch door een FPGA of ASIC gedaan worden).
/u/212961/Alfred%2520Max%2520Headroom.png?f=community)
