[UC]FSB verlagen op FC-PGA bord zonder biosopties

[dion_b]

Situatie:
Heb een mooie kleine ITX mobo (volgens BIOS string een DFI, maar niet op de DFI site te vinden) met So370 FC-PGA en een P3-600EB daarin. Dat draait nu al super, maar eigenlijk is voor mijn beperkte eisen (routeren, samba, ssh en een bittorrent client) 600MHz al overkill. Dus wil ik de FSB verlagen naar 100MHz of zelfs 66MHz om op 450MHz of 300MHz uit te komen. Aangezien dit gewoon standaardwaardes zijn verwacht ik geen gedoe met de randapparatuur en zou het allemaal mooi moeten werken. Maar...

- mijn moederbord heeft *geen* FSB settings. Het werkt met autodetect vanaf de CPU en dat is het.
- ik draai Linux op die bak en heb geen CPUFSB-like app gevonden om de PLL softwarematig te beinvloeden

Dus kom ik uit op een hardwarematige pinmod. Nu heb ik gesnuffeld op www.intel.com en de datasheet voor de P3 Coppermine gevonden. Daarin staat op p 25/26 de werking van de BSEL0 en BSEL1 pinnen beschreven, incl mooi tabelletje op p26:

code:

BSEL 1  BSEL0  Frequency
0       0      66MHz (not supported)
0       1      100MHz
1       0      Reserved
1       1      133MHz

OK, dus duidelijk wat me te doen staat, zowel BSEL0 als BSEL1 van 1 naar 0 krijgen. Probleem is dat waar bij andere dergelijke tabelletjes in de datasheet (zoals hoe VID-pinnen werken) duidelijk staat *wat* 1 en 0 betekenen, het niet bij BSEL staat. Bij VID komt 1 neer op disconnected from CPU en 0 op connected to V_ss, wat dus betekent dat van 0 naar 1 gaan gewoon disconnecten inhoudt, maar dat van 1 naar 0 gaan waarschijnlijk een draadje naar een V_ss pin inhoudt.

Dat dit ook voor BSELx geldt is ook wat ik lees als ik kijk hoe mensen van 66MHz naar 100MHz zijn gegaan (BSEL0 loskoppelen) en van 100MHz naar 133MHz (BSEL1 loskoppelen). Maar dat is dus allemaal van 0 naar 1 en ik wil van 1 naar 0. Aangezien voltage zetten op een lijn die daar niet helemaal voor bedoeld is vrij funest kan zijn, wil ik toch even double-checken voordat ik met stukjes floppycable en een soldeerbout aan de gang ga, bijvoorbeeld door AJ31 en 33 (BSEL1 en 0 resp) met bijv. AH34, AK36 of AM34 ofzo te verbinden,

Dus, gaat dit in theorie werken? Of zie ik iets over het hoofd?
_{En mocht iemand een Linux-appje weten die als CPUFSB werkt is dat ook erg welkom, dan kan ik namelijk dynamisch clocken al naar gelang de CPU benut wordt}

[TweakerNummer]

Dit gaat misschien heel dom klinken, want Linux op mijn P3 Lappy was al eeuwen geleden, maar kan lfsb (http://sourceforge.net/projects/lfsb/) het niet?

[dion_b]

Hmm, dat was inderdaad de softwarematige optie die ik zocht

Toch benieuwd naar het hardwarematige, want het zit er dik in dat ik hierbij (of op een of andere andere systeem) een PLL zal blijken te hebben die niet ondersteund is door lfsb.

* dion_b gaat iig alvast PLL opsporen op dat bord

[ Voor 8% gewijzigd door dion_b op 13-05-2007 14:54 ]

[Dark]

dion_b schreef op zondag 13 mei 2007 @ 14:20:
...
OK, dus duidelijk wat me te doen staat, zowel BSEL0 als BSEL1 van 1 naar 0 krijgen. Probleem is dat waar bij andere dergelijke tabelletjes in de datasheet (zoals hoe VID-pinnen werken) duidelijk staat *wat* 1 en 0 betekenen, het niet bij BSEL staat
...

in dat intel docje op p25 staat:

The BSEL0 signal will float from the processor and should be pulled up to a logic high by a resistor
located on the motherboard.

met schema zelfs... een 1k weerstand tussen 3.3v en de pin voor een logische 'high' maw. 1...

opzich zou dat moeten kunnen werken...

[dion_b]

Voor een logische 'high' ja - maar ik *heb* al twee logische 'highs' en wil juist twee logische 'lows' krijgen.

[Dark]

dion_b schreef op vrijdag 18 mei 2007 @ 10:19:
Voor een logische 'high' ja - maar ik *heb* al twee logische 'highs' en wil juist twee logische 'lows' krijgen.

dan kan je ze laten zweven, dwz. niet aangesloten, dat is dan logisch laag...