Oke daar gaan we dan:
Het is misschien handig om eerst even wat informatie te lezen over
MOSFETs en
transistoren, ik zal hier heel even kort wat schrijven (
edit: bij nader inzien niet gelukt 
) maar het is beter als je bovenstaande links ook even doorbladerd. Even in het kort wat belangrijke dingen, in het schema heb je N-channel MOSFETs (T3 en T4). Als de gate ten opzichte van de source een bepaalde positieve spanning heeft zal de verbinding tussen source en drain gaan geleiden. In dit geval moet je een MOSFET hebben die dit al bij een spanning van 5V of lager doet (kijk in het datasheet bij Vgs(th), gate source threshold). Deze worden soms logic level FETs genoemd, omdat ze schakelen bij logische spanningen (5V) in tegenstelling tot sommige FETs die pas bij 9V oid gaan geleiden. Moderne FETs voldoen hier vaak al aan maar in veel shops vind je ook oudere types die dat niet doen.
Transistors geleiden stroom tussen hun emmiter (met pijltje) en collector (andere schuine poot) als er een (veel kleinere) stroom loopt in hun basis (poot tegen de zwarte balk). Ze versterken dus de kleine stroom aan hun basis in een grote stroom door hun emmiter en collector.
NPN gaat geleiden als de basis positief is ten opzichte van de emitter (en er dus stroom de transistor in loopt). PNP gaat juist geleiden als de basis negatief is ten opzichte van de emitter. Dit wist je misschien al.
Het schema nog een keer zodat je niet naar boven hoeft te scrollen
Het schema nu, van achter naar voren. Het doel is de load aan en uit te zetten. Hiervoor is FET T4. De source hangt aan 5V, de drain aan de load. Zoals eerder gezegd moet de spanning op de gate minimaal Vgs(th) hoger (laten we zeggen, 4V hoger) zijn dan de source. Omdat de source hier al 5V is heb je dus 9V nodig op de gate om T4 aan te zetten. Een spanning van 5V op de gate is nul ten opzichte van de source en zet de FET uit. Een lagere spanning zoals 0V (-5V ten opzichte van de source) zet de FET alleen maar meer dicht, en kan geen kwaad (tot op zekere hoogte, maar meestal tot -20V). Het tussengebied tussen 5V en 9V op de gate (uit en volledig aan) is een grijs gebied waarin je niet wilt zitten. Hier zal de FET half gaan geleiden, een hoge weerstand hebben en dus veel warmte gaan verstoken. Het is dus belangrijk snel tussen aan en uit te schakelen zodat de FET altijd of aan, of uit is maar niet half aan (ook slecht voor je fan).
In dit geval zullen we de gate van T4 op 0V of 12V zetten, waarbij 0V dus uit is en 12V aan (12V is 7V op de gate ten opzichte van de source). Dit moet afhankelijk zijn van het PWM signaal, wat maar 4.16V is. Deze conversie van 4.16V in 12V wordt gedaan door de rest van de schakeling.
Even helemaal terug naar links, FET T3. Deze is op een wat ongewone manier gebruikt maar heeft als doel het 0V/4.16V signaal om te zetten in een 0V/12V signaal. De gate van T3 staat altijd op 5V. Stel nu dat PWM, en dus de source van T3 op 0V staat. De gate is dan ook 5V ten opzichte van de source. Genoeg om T3 open te zetten, en de drain zal dus op 0V komen te staan. Tussen de twee 1K weerstanden staat dan 0V, R2 heeft hier geen invloed op omdat de FET veel sterker geleid dan de weerstand R2.
Wat als PWM (en weer de source dus ook) op 4.16V staat? De gate is nu nog maar 0.84V hoger dan de source. Dit is niet genoeg meer om de FET te laten geleiden, en de drain zal dus geen 0V zijn maar zweven (alsof de hele FET niet aangesloten is dus, de source-drain verbinding is immers niet geleidend). Door de 1K weerstand R2 zal het punt tussen de twee 1K weerstanden naar 12V getrokken worden, omdat er niets anders meer is dat het punt naar 0V zou trekken (zo'n weerstand heet een pull-up).
Eigenlijk ben je nu in principe klaar, omdat je 0V en 12V hebt weten te krijgen uit het PWM signaal. Je zou dit op de gate van T4 kunnen aansluiten, en R1, T1 en T2 weglaten. Dit schema is gebaseerd op iets wat ik ooit voor een hoger PWM signaal gemaakt heb (in de honderden kHzen). Ik weet niet hoe snel het PWM signaal is maar als het 1kHz of minder is kun je ook zonder de transistors en R1.
Voor de volledigheid nog wel even de verklaring van T1 en T2. De 0V wordt door de FET geleverd en is heel krachtig. De 12V echter niet, deze gaat via de zwakke 1K weerstand. Omdat de gate van een FET een kleine condensator is, moet deze enige tijd opladen of ontladen. Tijdens het laden is de FET maar half open, iets wat je wilt vermijden. Als de 0V erop wordt gezet wordt de gate condensator snel ontladen omdat deze sterk is. Maar de 12V gaat via de 1K weerstand veel trager. Hierdoor is de FET gate veel langer aan het opladen en dus veel langer half open. Bij 1kHz is deze tijd relatief kort, bij 200kHz is het een significant deel van de PWM puls en zal de puls meer een soort van gare sinus worden dan een strakke puls. De FET zal dan echt heet worden.
Vandaar T1 en T2. R1 is om de stroom naar de transistors te beperken, ze hebben maar weinig nodig en zonder weerstand zullen ze doorbranden. De configuratie is een push-pull configuratie en de uitgang (emitters) volgt eigenlijk gewoon de spanning op de basis. Als er 0V op de basis staat zal de PNP transistor geleiden en de uitgang richting 0V trekken. De NPN zal niet geleiden omdat de 0V op de basis altijd lager is dan wat er op zijn emitter staat.
Andersom bij 12V op de ingang kan de PNP niet geleiden (basis is altijd positiever dan de emitter), maar de NPN wel en deze zal de uitgang ook naar 12V trekken. In beiden gevallen wordt de uitgang sterk naar 0V of 12V getrokken (push of pull) en zo kun je de gate van T4 zowel snel ontladen naart 0V als opladen naar 12V.
Voor T3 heb je niet zo'n zware FET nodig, bijvoorbeeld een
BS170. Voor T4 eentje die je fan aan kan, bijvoorbeeld een
IRF540. Die laatste is flinke overkill maar vaak wel makkelijk te vinden. Er zijn zat andere types ook, kijk even bij je favoriete winkel rond. Als je wat types wilt controleren kun je ze hier altijd posten.
Zoals ik al zei is het schema misschien wat te uitgebreid met T1 en T2. Het is wel efficient en bruikbaar voor snellere PWM frequenties dus misschien nog handig voor andere doelen. In jouw geval kun je waarschijnlijk ook af met de simpelere versie.
(zo dat was een heel verhaal

)