ah thanx voor de info. Weet jij wat de default waardes voor de voltages van de NB/SB/MCH/etc zijn bij een P5B? Want nu staan ze op auto en ik weet niet wat 1 stapje boven default is?Viss schreef op dinsdag 19 september 2006 @ 11:52:
[...]
Het is geen bug. Het heeft te maken met de strap die wordt toegepast door de chipset. Kort door de bocht de timings/latency waarop chipset zelf werkt. Lager is strakker / meer stress en sneler. Waarschijnlijk deze volgorde:
FSB 333 strap 1333
FSB 400 strap 1600
FSB 467 strap 1867
Strap is afhankelijk van de FSB in bios. Daarom is booten op bijvoorbeeld 8 x 380/390 lastiger dan op 8 x 401. Voordeel van de hogere strap is stabiliteit, nadeel minder performance. 8x399 strap 1333 is sneller dan 8 x 401 strap 1600... Ook je multi speelt een rol. Default multi : gebruikte multi x FSB is NBCC. Dus 9 x 400 maakt met je E6600 400mhz NBCC terwijl 8 x 400 al 450mhz oplevert. (9:8 x 400).
Hou me ten goede maar volgens mij is dat zo ongeveer wat hier wordt uitgelegd.
trouwens, als ik 333*9 3ghz gewoon op default vcore heb lopen stabiel, en voor 401*8 3.2ghz heb ik ineens veel meer vcore nodig (1.3750 nog niet stabiel, dus misschien wel 1,4 v) is er dan nog niet ergens anders een bottleneck? Omdat het maar 200 mhz scheelt. Of is 1,4 heel "normaal"?
[ Voor 11% gewijzigd door maratropa op 19-09-2006 12:36 ]